• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11b
• /
• pp.112-114
• /
• 2005

본 논문은 SAN(storage area network)상에 네트워크-부착형 (network-attached) 저장 장치들을 직접 연결하여 파일 서버 없이 직접 데이터 전송이 가능한 SAN 기반의 클러스터 공유 파일 시스템인 $SANique^{TM}$의 설계 기법을 설명하고 $SANique^{TM}$ 시스템의 기본 파일 입$\cdot$출력 연산 성능을 집중적으로 평가하기 위해 상용 DBMS의 기본 연산 트랜잭션을 구성하여 기존 파일 시스템 기반의 DBMS와 비교 분석한다. 또한 표준 성능 평가 도구인 TPC-C 표준 벤치마크 테스트 도구를 활용하여 리눅스 시스템 및 Solaris 시스템 환경의 파일 시스템과 비교한다.

• Journal of the Korea Society of Computer and Information
• /
• v.7 no.2
• /
• pp.79-86
• /
• 2002

This paper presents a low power scheduling and allocation algorithm for multiple supply voltage. The proposed supply voltage scheduling algorithm determines the control step to execute a possible the operation experimentally using another supply voltage level. Also, the switching activity using component library. and the supply voltage allocation method uses the graph coloring technique for low power, the proposed algorithm Proves the effect through various high level benchmark examples to adopt a multiple supply voltage scheduling algorithm for low power.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.10a
• /
• pp.892-895
• /
• 2011

Power consumption during testing System-On-Chip (SOC) are becoming increasingly important as the IP core increases in SOC. We present a new algorithm to reduce the scan-in power using the modified scan latch reordering and clock gating. We apply scan latch reordering technique for minimizing the hamming distance in scan vectors. Also, during scan latch reordering, the don't care inputs in scan vectors are assigned for low power. Also, we apply the clock gated scan cells. Experimental results for ISCAS 89 benchmark circuits show that reduced low power scan testing can be achieved in all cases.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.1
• /
• pp.109-121
• /
• 1999

VLIW(Very Long Instruction Word)기술을 이용한 프로세서는 최근에 다른 어떠한 형태의 프로세서보다 좋은 성능을 보일 것으로 기대되고 있다. 컴파일러가 전역적인 분석을 진행하여 명령어 수준의 병렬성을 , VLIW 구조를 위한 많은 컴파일 기술이 연구되어왔다. 컴파일 기술의 연구에 대해 보다 신뢰성 있는 결과를 얻기 위해서는 자신의 새로운 기술이 첨가될 수 있는 기본 토대로서 VLIW 컴파일러 및 실험환경을 구축하는 것이 필요하다. 본 논문에서는 VLIW 프로세서를 위해 GURPR을 기반으로 한 소프트웨어 파이프라이닝등 기존의 병렬성 증진 최적화 기법등을 포함한 병렬화 컴파일러를 개발하였고, 시뮬레이터 환경에서 테스트하였다. 실험 결과, 몇몇 벤치마크는 최대 30% 까지 실행시간이 시간이 단축될 수 있음을 보였다. 본 컴파일러 시스템은 컴파일링 기술에 대한 연구에 있어 기존 모듈을 개선하는 등에 대해 많은 도움을 줄 것이며 향후 새로운 연구결과와 구현이 본 컴파일러 환경에 추가되어 성능 향상 정도를 실험할 수 있을 것으로 기대하고 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.721-723
• /
• 2005

상위 단계 합성에서의 자원 공유 (또는 바인딩)는 최종회로 결과의 질에 심각한 영향을 미치는 중요한 작업들 가운데 하나이다. 기존의 자원 공유 기법의 목적은 주어진 자원 제약 조건하에서 회로의 지연 시간을 최소화하거나, 주어진 지연시간 조건하에서 하드웨어의 복잡도 (예: 회로 면적)를 최소화하는 것이다. 본 논문에서는, 자원 공유 문제를 회로에서 소모되는 전력 소모를 줄이는 각도에서 보고 있다. 구체적으로, 전압 배정 작업을 자원 공유 문제와 결합하여, 두 개의 작업을 통합된 방식으로 해결함으로서 회로 결과에서의 소모되는 전력 소모량을 충분히 그리고 효과적으로 줄이는데 목표를 두고 있다. 벤치마크를 사용한 실험에서 우리는 제안한 방법을 사용하면, 기존의 순차적인 자원 공유와 전압 배정 적용 방식보다 $0.7\%-16\%$ 더 적은 전력 소모를 가짐을 알 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.577-579
• /
• 2004

전원을 전적으로 배터리에 의존하는 모바일 임베디드 시스템은 배터리 용량의 한계 때문에 효율적인 에너지의 사용이 매우 중요하다. 특히 memory subsystem은 전체 system에서 소모되는 에너지에서 큰 비중을 차지한다. 이 논문은 성능 면에서 cache의 대안이 되고, cache보다 간단한 구조 때문에 전력소모가 훨씬 적은 on-chip scratch-pad memory(SPM)를 효율적으로 이용할 수 있는 소스 코드 변환 방법 및 SPM 관리방법을 제안한다. 각 함수 단위로 코드 변환을 하며, 어떤 변수를 SPM에 할당하기 위한 소스코드 변환을 했을 때, 소스코드 분석만으로 알 수 있는 변수의 정적인 참조 횟수를 가중치로 고려하여, 코드 변환 후 메모리 참조에 의한 실행 시간과 에너지 소모를 계산하고 이를 바탕으로 SPM에 할당한 변수를 결정한 다음 실제 그 코드 변환을 적용한다. 제안된 코드 변환은 컴파일러에 의해 자동화 될 수 있다. 10개의 임베디드 벤치마크 프로그램을 이용하여 본 논문에서 제안하는 방법의 성능 평가를 한 결과, 실행 시간은 평균 23% 향상되고 에너지 소모는 평균 49% 감소함을 알 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.715-717
• /
• 2002

최신의 프로세서는 분기명령에 의한 파이프라인 지연을 피하기 위해 분기 예상 기법을 사용하고 있다. 그러나 예측기에서 예상이 잘못된 경우에는 예상한 분기 방향의 명령어들을 무효화시키고 올바른 분기 방향의 명령어들을 다시 반입하여 수행시키므로 서 수행 사이클과 하드웨어 자원을 낭비하게된다. 본 논문에서는 컴파일 시 프로파일링을 통한 정적인 방법과 프로그램상의 제어 흐름을 통해 동적으로 제어 독립적인 명령어를 탐지해서 분기 명령어의 잘못된 예상으로 인해 무효화되는 명령어를 효과적으로 감소시켜 프로세서의 성능을 향상시키는 메커니즘을 제안한다. SPECint95 벤치마크 프로그램에 대해 기존의 방법과 본 논문에서 제안한 방법 사이의 사이클 당 수행된 명령어 수를 분석한 결과, 4-이슈 프로세서에서 2%-7%, 8-이슈 프로세서에서 4%-l5%, 16-이슈 프로세서에서 18%-28%의 성능 향상을 보이고 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2014.04a
• /
• pp.115-118
• /
• 2014

트랜잭셔널 메모리는 다중 코어 시스템에서 lock 을 대체할 메모리 동기화 기법으로 소개되었다. 트랜잭셔널 메모리를 사용하는 시스템에서 같은 주소의 메모리에 동시에 접근하여 충돌이 일어난 트랜잭션은 충돌해결정책에 의해 유효화 될지 버려질지 선택된다. 기존의 트랜잭셔널 메모리는 고정된 충돌해결정책을 사용하여, 상황에 따라 가장 유리한 트랜잭션을 선택 해주지 못하는 한계가 있었다. 본 논문에서는 상황에 따라 여러 정책 중 유리한 충돌해결정책을 판단하여 적용시키는 방법을 제안한다. STAMP 벤치마크를 통한 시뮬레이션 결과, 제안하는 방법은 기존에 사용되는 Timestamp, Karma 충돌해결정책 대비 평균 22% 높은 성능 향상을 보였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.11a
• /
• pp.648-652
• /
• 2007

병행 Java 프로그램의 경합은 프로그램의 비결정성을 초래하므로 반드시 탐지되어야 한다. 이러한 경합을 수행 중에 탐지하기 위해서는 모든 접근사건들을 감시할 수 있어야 한다. 기존의 경합탐지 기법들은 대상 프로그램을 수정하여 감시하므로 모든 감시지점을 인식하는 것은 현실적으로 어렵다. 본 연구에서는 JDI (Java Debug Interface)를 이용하여 모든 접근사건을 감시하여 선택할 수 있는 투명한 감시도구를 제안한다. 그리고 벤치마크 프로그램을 이용한 실험결과를 분석하여 투명성을 보인다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.1214-1217
• /
• 2011

데이터 레코드를 가로(row-wise)로 저장하는 기존의 데이터베이스를 Row-지향 데이터베이스, 세로(column-wise)로 저장하는 데이터베이스를 Column-지향 데이터베이스라 정의하자. 본 논문에서는 Row-지향 데이터베이스와 Column-지향 데이터베이스에서 분석 workload 형태의 조인 질의를 처리하여 비교 우위 성능을 보이는 데이터베이스 시스템을 고찰하고자 한다. 객관적인 성능 실험을 위해 분석적 모델인 스타 스키마 벤치마크를 이용하였다. Nested Loop 조인과 Sort Merge 조인 기법을 사용한 실험에서 Column-지향 데이터베이스의 성능이 우수하게 나타났음을 확인할 수 있다.