

## 다중 공급 전압을 이용한 저 전력 스케줄링 및 할당 알고리듬

최지영\*, 박남서\*\*, 안도희\*\*\*

## A Low power Scheduling and Allocation Algorithm for Multiple Supply Voltage

Ji-young Choi\*, Nam-seo Pack\*\*, Do-hee An\*\*\*

### 요약

본 논문은 다중 공급 전압을 이용한 저 전력 스케줄링 및 할당 알고리듬을 제안한다. 다중 공급 전압 스케줄링에서는 전력소비를 줄이기 위해 다른 전압 레벨을 이용해 실험적으로 가능한 연산을 수행하여 제어 스텝을 결정한다. 그리고 다중 공급 전압 할당에서는 그래프 컬러링 기법을 이용해 레지스터 상의 스위칭 활동을 최소화한다. 상위 레벨 벤치마크 예제를 이용한 실험으로부터 우리는 다중 공급 전압을 이용한 제안한 알고리듬이 전력 소비를 줄이는데 효율적임을 보인다.

### Abstract

This paper presents a low power scheduling and allocation algorithm for multiple supply voltage.

The proposed supply voltage scheduling algorithm determines the control step to execute a possible the operation experimentally using another supply voltage level. Also, the switching activity using component library. and the supply voltage allocation method uses the graph coloring technique for low power, the proposed algorithm proves the effect through various high level benchmark examples to adopt a multiple supply voltage scheduling algorithm for low power.

\* 제천기능대학 정보통신설비과

\*\* 청주대학교 전자공학과

\*\*\* 제천기능대학 컴퓨터응용기계과

논문접수 : 2002. 4. 16

심사완료 : 2002. 6. 8

## I. 서론

최근에 접어들어 다양한 형태의 디지털 시스템의 휴대화에 대한 수요가 급증하게 되었다. 특히, 휴대용 장치에 있어서 크기나 중량과 더불어 중요한 요소를 차지하는 배터리 용량은 집적 회로가 소모하는 전력에 직접적으로 비례하게 되었다. 그리고 전력 손실이 큰 회로에 대한 packaging/cooling 비용의 상승으로 저 전력 소모를 위한 디지털 시스템 설계의 필요성이 요구되고 있다. 그러나 최근까지는 이러한 추세와는 달리 디지털 시스템의 설계에 있어서 주된 관심은 대상 회로의 속도의 증가와 성능 측면에 중점을 두어 왔으며, 상위 수준에서의 저 전력 소모를 지원하기 위한 연구가 최근 활발히 진행되고 있는 실정이다. 일반적으로 CMOS 회로에서의 전형적인 전력 소모의 요인으로 스위칭 활동(switching activity), 누설전류(leakage current), 폐회로 전류(short-circuit current) 등에 의하며, 이를 중 스위칭 동작에 의한 전력 소모가 약 90% 이상으로 가장 큰 비중을 차지한다.[1-4]. CMOS 회로에서는 데이터의 스위칭 동작이 발생하지 않을 경우 전력 손실이 없으므로, 저 전력 회로 설계에 있어서 최소의 스위칭 동작을 허용하는 것이 중요한 관건으로 적용된다. 현재 저 전력 설계를 위해 공급 전압의 감소, 스위칭 동작의 최소화 등을 통한 여러 가지 설계 방식을 제안하고 있다. 앞에서도 언급했듯이, 전력이 공급 전압의 제곱에 비례하는 관계로, 공급 전압의 감소는 큰 전력 감소를 초래할 수 있다. 하지만, 이때 공급 전압의 감소로 인해 지연 시간은 증가한다. 이런 이유로 인해 전력 감소를 위해 여러 변환 기법을 이용하여 회로의 성능을 높인 후, 원래의 성능 제한 조건을 위반하지 않는 범위 한도 내에서 전압을 낮춘다.[5-8] 또한 과거에는 VLSI 설계에서 주 고려사항은 성능 및 비용 신뢰성 면적이었다. 반면 오늘날에는 무선통신 시스템, 음성 및 비디오를 기초로 한 멀티미디어 제품 휴대용 데스크탑과 같은 개인용 컴퓨터의 성장은 휴대용을 요구한다. 모든 휴대용 장치들은 고속의 계산과 복잡한 기능뿐만 아니라 저 전력 소비를 요구한다. 결론적으로, 전력의 고려는 오

늘날 VLSI 설계에서 지배적인 것으로 되고 있다.

광범위하게 보면 저 전력 시스템의 전력은 모든 설계 프로세스에서 최적화 될 수 있다.[9] (시스템, 알고리즘, 구조, 위치, 회로, 프로세싱 기술 등) 본 논문에서 표현된 행위 레벨 전력 최적화에 주안점을 둔다. 알고리듬 레벨의 변환은 전력의 최적화에 사용되어 왔다.[10] 또한 기능 연산자의 활동의 최소화를 위한 절차는 많이 제안되어 왔다.[11]-[13] 또한 다른 행위적 레지스터 수를 줄이는 방법, 레지스터의 스위칭 활동을 줄이는 방법, 효율적인 레지스터 할당을 통해 전력 소모를 줄인다.[12] 그러므로 그중 전력 소모를 가장 효율적인 방법은 공급 전압을 최소화를 통한 방법이라고 할 수 있다. 또한 이에 따른 회로 지연의 파이프라인 및 병렬처리에 의해 보상되어진다.[2] 처리 능력을 유지하는 다른 방법은 다중 공급 전압에서 조작한 자원을 사용하는 것입니다.[15-20] 임계 경로들에 노드들은 임계 경로들에 있지 않는 노드들이 저전압 자원에 (전력 소비를 줄이는 것) 할당될 수 있을 동안에 고전압 자원에 (요구된 시간 제약에 대처하는 것) 할당될 수 있다. 그러나, 많은 실용적인 문제는 다중 전압의 사용이 널리 행해지게 되기 전에 압도되어야 한다.[15]

본 논문의 구성은 다음과 같다. 2장에서는 다중 공급 전압을 고려한 스케줄링 및 할당 알고리듬을 제안하고, 3장에서는 실험 및 고찰을 통해 기존의 단일 공급 전압을 이용하여 생성된 전력과 다중 공급 전압을 고려한 전력을 상위 레벨 합성 벤치마크 예제를 통하여 비교실험을 보이며, 마지막 4장에서는 결론으로 구성되어 있다.

## II. 자원 제약을 고려한 다중 공급 전압 스케줄링 및 할당 알고리듬

서론에서도 언급한 바와 같이 CMOS 회로에서 주된 전력 소모의 원인은 스위칭 동작, 누설전류, 폐회로 전류이다. 여기서 스위칭 전력이 주로 차지한다. CMOS 게이트에서 소모되는 평균 전력[3]은 (1)의 식과 같다.

$$POWER = \frac{1}{2} C_L V_{DD}^2 \frac{N}{T} \quad \dots\dots\dots \text{식(1)}$$

여기서 CL은 load 캐페시턴스, VDD는 공급전압, T는 클럭주기, N은 클럭 주기마다 게이트에서의 천이 수, 즉 스위칭 동작의 수를 의미한다. 그러므로 (1)의 식으로부터 N을 줄이는 것이 효율적인 방안이다. 또한 더 나아가 공급 전압의 최대로 줄이는 것이 전력을 소비하는데 큰 주도적인 역할을 하는데 그 이유는 공급 전압이 줄어들면 전력을 제곱근으로 줄어들기 때문이다. 그러므로 본 논문에서는 공급전압을 다중 공급 전압을 제한 조건을 두어 최대한의 전력 소비를 최소화한다.

본 논문에서 제안한 알고리듬은 HDL의 한 종류인 VHDL을 입력으로 받아 컴포넌트 라이브러리를 이용해 중간 표현인 DFG(Data Flow Graph)를 생성한다. 생성된 DFG는 라이프 타임을 구성한 후 ASAP 및 ALAP 스케줄링을 수행 후 다중 공급 전압을 이용한 저 전력 스케줄링 방법을 수행한다. 스케줄링된 결과를 가지고, 저 전력 할당 알고리듬에서는 그래프 컬러링 알고리듬을 적용하여 최소의 레지스터를 추출한다. 이 과정에서도 레지스터의 출력 단에서 스위칭 활동을 줄이는 것은 레지스터의 전력 소모를 최소화하는 것이다. 레지스터 할당 관점에서 공유 가능한 데이터 즉, 변수들이 같은 레지스터에 할당될 때 레지스터의 스위칭은 저장되어 있는 한 데이터 변수가 다른 데이터 변수로 대치될 때 일어난다. 앞에서의 라이프 타임(life-time)이란 변수가 생성된 후 소멸되기까지의 시간을 말한다. 그림 1은 다중 공급 전압을 고려한 저 전력 스케줄링 및 할당 알고리듬을 나타낸다.




그림. 1 다중 공급 전압을 고려한 저 전력 스케줄링 및 할당 알고리듬

Fig. 1. Low power scheduling and allocation for multiple supply voltage

## 2.1 HDL 기술

다중 공급 전압 스케줄링 및 할당 알고리듬을 수행하기 위해 HDL의 한 기술인 VHDL을 입력으로 받아들인다. VHDL은 사용자가 하드웨어 동작을 기술하기 위해 사용하는 언어이다. 본 논문의 알고리듬은 VHDL 표현 방법 중 자료 흐름 모델링을 토대로 하고 있다. 그림 2는 HDL의 한 기술인 VHDL 입력기술이다. 특히, 프로세서 문은 VHDL 기술 구조 내에서 동작적 기술로 표현할 수 있는 가장 일반적인 회로 표현 방법이다. 프로세서 문 자체는 병행문이므로 여러 개의 프로세서 문이 있으면 이를 병행적으로 수행되며, 프로세서 문 내부는 하나씩 차례로 수행되는 순차문으로 표현된다. 이런 VHDL 기술을 입력으로 받아 중간 표현인 DFG를 추출한다.

```

entity example_1 is
  port ( U1 : in integer ;
         Y1 : out integer );
end example_1;
architecture behavioral of example_1 is
process( U1, Y1)
  variable a, b, c, d, e, f, g, h, i : integer;
begin
  if (a > b) then
    d := a - b;
  else
    e := b - a;
  end if;
  f := d + e;      g := f + e ;
  h := c*2;        i := h + g;
end process;
end behavioral;
  
```

그림. 2 HDL 입력 기술  
Fig. 2. HDL input description

또한 우리는 라이브러리를 그림 4와 같이 표시된 것을 채택했다.[14] 이용할 수 있는 컴포넌트의 집합을 고정하여 두고, 또한 클럭 사이클은 최적화 된 파라메터로서 적용할 수 있게 했다. 일반적인 규칙으로는, 설계의 클럭 주기가 감소함에 따라 좀 더 많은 사이클의 연산의 컴포넌트들이 느리게 연산되는 원인이 된다.

유닛	캐패시터	영역	비트범위
곱셈	402pf	608	16
덧셈	14pf	144	16
뺄셈	16pf	288	16
비교기	13pf	112	16

그림 4. 제약조건에 따른 컴포넌트 라이브러리  
Fig. 4. Component library for the constraint

제안된 알고리듬을 다음과 같이 기술할 수 있다. 먼저 DFG와 본 논문에서 제안한 컴포넌트 라이브러리로부터 ASAP와 ALAP, 깊이 및 이동도를 각각 계산한다. 다음 각 노드의 라이프 타임을 계산한 후 여기서 라이프 타임은 그림 5에서와 같다. 다중 전압 알고리듬을 통한 스케줄링을 수행하고, 스케줄링에서는 전제 조건으로 다중 공급 전압으로 공급전압을 5V와 3.3V로 가정하여 수행 하지만 일반적으로 시간 지연 조건을 충족하는 범위로 제한을 두어 N 개의 공급 전압을 할당할 수 있다. 또한 다중 전압을 이용한 저 전력 할당 알고리듬에서는 레지스터 할당을 그래프 퀄러팅 알고리듬을 이용하여 최적의 레지스터 할당을 수행한다.




그림 5. 라이프 타임  
Fig. 5 Life-time

## 2.2 저 전력을 고려한 다중 공급 전압 스케줄링

다중 전압을 고려한 스케줄링은 다음의 제약 조건이 있다. 첫째, 각 자원의 형을 연산의 유닛의 수로 주어진다. 둘째, 연산된 유닛의 각 자원 형의 지연(delay)이 주어진다. 또한 지연은 연산중인 전압에 직접 상관이 있다. 본 논문의 저 전력을 고려한 다중 공급 전압 스케줄링으로는 리스트 스케줄링을 기초로 하였다. 또한 스케줄링의

입력은 데이터 스트림으로 DFG를 입력으로 하고 출력은 각 노드의 전압 할당으로 주어진다. 또한 각 노드의 우선 순위는 다음의 함수로써 주어진다. 먼저 첫째, 깊이(depth)를 가장 중요한 파라메터로 주하고 둘째, 이동도(mobility)를 든다. 이동도는 높은 이동도를 가진 노드는 낮은 전압을 가진 자원에 높은 우선 순위를 부여한다. 세째, 스위칭 캐패시터(swapping capacitance)는 기능 연산자의 입력의 스위칭에 의해 결정된다. 깊이란 그래프에 속한 노드의 레벨 중에서 최대 레벨을 일컫는다. 또한 이동도는 ASAP 와 ALAP 알고리듬에 의해 계산되는 각 연산 노드의 시작 시간들 사이의 차에 의해서 정의된다. 이동도의 예는 그림 9에서와 같이 \*1의 출력을 받는 +2는 이동도가 1에서 0으로 변경된 예를 보여준다. 그림 6은 다중 전압을 고려한 스케줄링의 알고리듬을 나타낸다. 그림 6은 우선 순위에 기반 한 다중 공급 전압 스케줄링 알고리듬이다. 그리고 다중 공급 전압의 경우 고려해야 할 사항은 특정 유닛으로 다른 다중 공급 전압이 가해지면 지연 시간이 다르게 측정되므로 지연에 따른 스케줄링이 필요하다. 그림 8은 지연에 따른 재스케줄링을 나타낸다. 그림 7은 각 노드의 ASAP(As Soon As Possible), ALAP(As Late As Possible), 이동도, 깊이를 나타낸다. 여기서 ASAP 스케줄링은 사용되는 하드웨어 자원에 제한을 두지 않고 데이터의 흐름에 따라 각 연산이 동작할 수 있는 제일 빠른 시간을 할당하는 스케줄링 방법이고, ALAP 스케줄링은 각 연산이 동작할 수 있는 제일 늦은 시간을 할당하는 방법이다.

### 알고리듬\_지연 (2. 전압 레벨)

1. 각 노드 입력의 스위칭 활동을 구한다.
2. 각 노드의 ASAP, ALAP, 이동도를 구한다.
3. ASAP 와 ALAP가 같은 시간인 노드를 그룹(group)으로 형성
4. 같은 이동도의 값을 가진 그룹은 집합(set)으로 형성
5. 각 집합 또는 그룹으로부터 우선 순위 결정
6. 집합의 전체적인 비용을 구한다.

그림 6. 다중 공급 전압을 고려한 스케줄링 알고리듬  
Fig. 6. The scheduling algorithm for multiple supply voltage

노드	ASAP	ALAP	깊이	이동도
1	1	1	5	0
2	1	2	4	1
3	1	2	4	1
4	3	3	3	0
5	3	4	2	1
6	1	4	2	3
7	5	5	1	0

그림 7. 각 노드의 ASAP, ALAP, 깊이, 이동도  
Fig. 7. ASAP, ALAP, depth, mobility value




그림 8. 지연에 따른 재스케줄링  
Fig. 8. The rescheduling as the latency




그림 9. 이동도 수정의 예  
 (a) Before the modification of mobility  
 (b) After the modification of mobility  
Fig. 9. A example of modification the mobility

2.3 저 전력 다중 전압을 고려한 할당 알고리듬  
저 전력 다중 공급 전압 스케줄링 단계를 거친 후 저 전력 다중 공급 전압을 고려한 레지스터 할당으로써 커러

링 알고리듬을 이용한 최적의 레지스터 할당을 수행한다.  
일반적으로 할당으로는 DSP와 같이 기능연산자가 많은 회로를 대상으로 기능 연산자가 소비하는 전력과 버스 등 다른 컴포넌트들의 전력양도 비중을 차지하지만 본 논문에서는 스위칭 활동에 큰 비중을 차지하는 레지스터 할당에 초점을 맞추기로 한다. 기존의 스위칭 활동을 줄이는 방법으로써는  $H(x, y)$ 는 변수  $x$  와  $y$  간에 상이한 비트 수를 의미하되, 변수  $x$  와  $y$ 에 연산기 FU에 할당된 연속된 연산에서 출력으로 사용되는 변수로써 해밍거리 (Hamming Distance)를 구하여 스위칭 활동으로 둔다.  
기존의 스위칭 활동은 식(2)와 같다.

$$\text{switching}(X, Y) = \sum_{(x, y) \in B} f_{xy}(x, y) \times H(x, y) \quad \dots \text{식(2)}$$

반면, 제안한 알고리듬에서의 스위칭 활동의 계산은

$$a1 * C1(V) + a2 * C2(V) + a3 * C3(V) \quad \dots \text{식(3)}$$

식 (3)로 둔다. 여기서  $a1, a2, a3$ 는 입력의 변환 확률이다. 또한  $C1(V), C2(V)$ 와  $C3(V)$ 는  $V$  전압을 수행하는 기능 연산자의 전력 소모 모델을 사용하는 감소계수이다. 여기서 캐패시터의 값은 전형적인 입력 시뮬레이션의 값으로 IRSIM 에 의해 산출된 값이다. 이 값이 적을수록 전력 소모를 적게 하는 것으로 간주한다. 그림 9 에서와 같이 +4, +5, +7을 같은 기능연산자 (FU)에 할당하면 한 쪽 입력이 고정되어 스위칭활동이 적어진다. 이 지점의 가중치를 최대로 결정한다. 또한 연산자와 관련된 변수 즉  $d, f, g$ 를 같은 레지스터에 할당 한다.




그림 8 기능연산자와 레지스터의 공유  
Fig. 8 The sharing of functional unit and register

또한 컬러링 알고리듬은 HDL을 중간 표현으로 변환한 DFG에 따라 생존 주기를 구성한 후 호환 그래프를 만든다. 만약 호환 그래프에서 사용한 레지스터를 k개라고 가정했을 때  $\text{degree}(n) < k$  ( $n$ :노드,  $K$ : 사용한 레지스터의 수)을 가진 노드가 없으면 대피시키는 대신 스택에 위치할 노드를 선택한다. 그래프 컬러링 알고리듬은 노드가 스택에서 팝(pop)될 때 색을 이용 가능하다고 가정한다. 노드가 스택에서 팝 될 때 색이 이용 가능하지 않으면 노드는 컬러링을 하지 않고 놓아두고 컬러링을 계속 수행한다. 만일 컬러링 과정의 끝에서 색칠되지 않은 노드가 있으면 필요한 대피 코드가 삽입되고 호환그래프 재구성된다. 그림 10은 그래프 컬러링 알고리듬이다. 라이프 타임에 관한 생성된 호환그래프가 그림 11이다. 간접그래프에서 컬러링 알고리듬을 수행한 결과가 그림 12과 같다. 즉, 변수 a, d, f, g는 Red (R1)으로 할당되고, 변수 b, e는 Green (R2), 변수 c는 Blue (R3)이다. 또한 스필 코드(spill code) i, h도 Blue (R3)로 컬러링된다.

```

if(node) {
    color_stack_pop(); /* 스택의 역순으로 pop */
    if(degree(n) > k) {
        Non_coloring(); /* 컬러링 하지 않음 */
        Spill_code(); /* 대피 코드 삽입 */
    }
    else
        Coloring(); /* 컬러링 함 */
}

```

그림 10. 그래프 컬러링 알고리듬  
Fig. 10 The graph coloring algorithm




그림. 11 호환그래프  
Fig. 11. Compatibility graph




그림. 12 최종적인 컬러링 그래프  
Fig. 12. The final coloring graph

### III. 실험 결과

본 실험에서는 다중 전압을 고려한 스케줄링 및 할당 알고리듬을 상위 레벨 합성의 벤치마크를 통하여 단일전압과 다중 공급 전압의 전력 소모를 비교 실험하였다. 본 논문의 알고리듬은 HYPER 합성 환경에서 스케줄링과 레지스터 자원 지정 과정에 구현되어 삽입되었다. 또한 전력 소비의 예측을 위해 HYPER 합성 시스템에 구현된 SPA(Stochastic Power/ Area Analysis)를 이용하였다. 각 미분 방정식 및 AR 필터와 EW 필터의 예제의 파워 소비 결과를 표로 나타내었다. 또한 시간 제약 \*의 표시는 임계 경로 지연(critical path delay)를 나타낸다. 다른 벤치마크 보다 AR 필터인 경우가 임계 경로 지연이 가장 길다. 표에서 알 수 있듯이 임계 경로 지연을 초과할수록 파워 소비는 줄어든다. 표 1과 같이 미분 방정식의 경우 최대 56.42 % 감소와 표 2와 같이 AR 필터인 경우 56.33 %, 마지막으로 표 3와 같이 EW 필터인 경우는 56.35 % 가 감소되었다.

표. 1 미분 방정식의 파워 소비 결과  
Table. 1 The power consumption result of differential equation

시간제약	파워(pJ) 5 V	5V 와 3.3V 자원	
		파워(pJ)	% 감소
*12	101,630	82,425	18.90
13	101,630	53,929	46.94
14	101,630	44,431	56.28
15	101,630	44,361	56.35
18	101,630	44,292	56.42

표 2 AR 필터의 파워 소비 결과  
Table. 2. The power consumption of AR filter

시간제약	파워(pJ) 5 V	5V 와 3.3V 차원	
		파워(pJ)	% 감소
*27	138,030	119,070	13.74
28	138,030	118,960	14.01
29	138,030	99,517	27.90
30	138,030	99,379	28.00
40	138,030	60,244	56.35

표 3 EW 필터의 파워 소비 결과  
Table. 3. The power consumption of EW filter

시간제약	파워(pJ) 5 V	5V 와 3.3V 차원	
		파워(pJ)	% 감소
*20	138,810	100,060	27.92
21	138,810	90,768	34.61
22	138,810	72,049	48.10
23	138,810	62,759	54.79
24	138,810	60,612	56.33

#### IV. 결 론

본 논문은 다중 공급 전압을 이용한 저 전력 스케줄링 및 할당 알고리듬을 제안하였다.

제안된 알고리듬은 HDL의 기술 언어 중 VHDL을 입력으로 받아들여 컴포넌트 라이브러리와 DFG를 생성하여 다중 공급 전압을 고려한 스케줄링 알고리듬을 수행하고 다중전압 할당 알고리듬에서는 그래프 컬러링 알고리듬을 이용 레지스터간의 스위칭을 고려 모든 변수의 생존 주기 분석 후 최소수의 레지스터 결정한다. 비교 실험에서도 볼 수 있듯이 단일 공급 전압과 다중 공급 전압의 서로 비교함으로써 전력 소모를 최소화 벤치마크의 실험에서 살펴보았다. 예를 들어 미분 방정식의 경우 최대 56.42 % 감소와 AR 필터인 경우 56.33 %, EW 필터인 경우는 56.35 % 가 감소되었다.

향후 연구과제로는 다중 공급 전압 저 전력 스케줄링 및 할당 알고리듬을 토대로 기능연산자 할당 및 바인딩을 수행하여 전체적인 합성 시스템을 구축하는 것이 선행되

어야 하겠다.

#### 참고문헌

- [1] R. Hartley, "Behavioral to Structural Translation in a Bit-Serial Silicon Compiler," IEEE Trans. CAD, vol. 7, no. 8, Aug. 1988, pp.877-886
- [2] A. Chandrakasan, R. Brodersen, "Minimizing Power Consumption in Digital CMOS Circuits," IEEE Proceedings, vol. 83, no. 4, April 1996, pp.498-523
- [3] A. Chandrakasan et al., "Low-Power CMOS Digital Design," J. Solid-State Circuits, vol.27, no.4, April 1992, pp.473-484
- [4] A. Ghosh, "Estimation of Average Switching Activity in Combination and Sequential Circuits", in Proc. 29th DAC, June 1992, pp.253-259
- [5] P. Landman, "Power Estimation of High-Level Synthesis", in Proc. European DAC, Feb. 1993, pp.361-366
- [6] A. Chandrakasan et al., "HYPER-LP: A System fo Power Minimization Using Architecture Transformation," in Proc. ICCAD, Nov. 1992, pp.300-303
- [7] R. Martin, "Power-Profiler : Optimizing ASICs Power Consumption at the Behavioral Level," in Proc. 32nd DAC, June 1995, pp.42-47
- [8] J. Chang, "Register Allocation and Binding for Low Power", in Proc. 32nd DAC, June 1995, pp.29-35
- [9] A. chandrakasan and R. Brodersen, "Minimizing power consumption in digital CMOS circuit," in Proc. IEEE, vol.83, Apr. 1995, pp.498-523.

- [10] A. chandraksan, M. Potkonjak, R. Mehra, J. Rabaey, and Brodersen, "Optimizing power using transformations," IEEE Trans. Computer-Aided design, vol. 14, pp.12-31, Jan.1995.
- [11] A. Dasgupta and R. Karri, "Simultaneous scheduling and binding for low power minimization during microarchitecture synthesis," in Proc. Int. symp. Low-Power design, Apr.1995, pp.69-74.
- [12] A. Raghunathan and N. K. Jha, "Behavioral synthesis for low power," in Proc. IEEE design Automation conf, 1995.
- [13] e. Musoll and J. Cortadella, "High-level synthesis techniques for reducing the activity of functional unit," in Proc. Int. Symp. Low Power Design, 1995, pp. 99-104.
- [14] H.Singh and D. D. Gajski, "A Design Methodology for Behavioral Level Power Exploration : Implementation and Experiments", Technical Report 397-28, University of California, Irvine, 1997.
- [15] J.-M. Chang and M. Pedram, " Energy minimization using multiple supply voltage", IEE E Trans. VLSI Syst., vol. 5, Dec. 1997.
- [16] M.C. Johnson and K. Roy, " Datapath scheduling with multiple supply voltages and level converters", ACM Trans. Design Automat. Electron. Syst., vol. 2, no.3, pp.227-248, July 1997.
- [17] S. Raje and M.Sarrafzadeh, " Scheduling with two voltages under resource constraints," Dept. Elect. Eng. Comput. Sci., Northwestern Univ., Evanston, IL, Tech. Rep., 1995.
- [18] —, "Scheduling with multiple voltage," Integration: The VLSI J., vol. 23, pp37-59, 1997.
- [19] W.-T. Shiue and C. Chakrabarti, "Low power scheduling with resources operatimg at multiple voltges," in IEEE Int. Symp. Circuit and Systems, vol. 2, June 1998, pp.437-440.
- [20] Y.-R. Lin, C.-T. Hwang, and A. C.-H. Wu, " Scheduling techniques for variable voltage low power design," ACM Trans. Design Automat. Electron. Syst., vol.2 no.2, pp.81-97, April 1997

### 저자 소개



최지영

1997년 2월 세명대학교 전자계  
산학과 졸업(이학사)  
1999년 2월 세명대학교 전산정  
보학과 졸업(이학석사)  
2000년 3월 ~ (현재) 청주대학  
교 전자공학과 박사과정  
2002년 3월 현재 제천기능대학  
정보통신설비과 교수  
관심분야 : CAD, 알고리듬, 상  
위레벨합성, 저전력



박남서

1998년 2월 청주대학교 전자공  
학과 졸업(공학사)  
2000년 8월 청주대학교 전자공  
학과 졸업(공학석사)  
2001년 3월~(현재) 청주대학  
교 전자공학과 박사과정  
2001년 4월~(현재) (주)도담  
시스템스 근무  
관심분야 : 저전력 설계



안도희

1982년 2월 아주대학교 기계공  
학과 졸업(공학사)  
1998년 2월 충주대학교 기계  
공학과 졸업 (공학석사)  
1983년 3월 현재 제천기능대학  
컴퓨터응용기계과 교수  
관심분야 : CAD CAM