• Journal of the Korea Society of Computer and Information
• /
• v.25 no.2
• /
• pp.21-29
• /
• 2020

The use of NAND flash memory is continuously increased with the demand of mobile data in the IT industry environment. However, the erase operations in flash memory require longer latency and higher power consumption, resulting in the limited lifetime for each cell. Therefore, frequent write/erase operations reduce the performance and the lifetime of the flash memory. In order to solve this problem, management techniques for improving the performance of flash based storage by reducing write and erase operations of flash memory with using disk buffers have been studied. In this paper, we propose a CPWL to minimized the number of write operations. It is a disk buffer management that separates read and write pages according to the characteristics of the buffer memory access patterns. This technique increases the lifespan of the flash memory and decreases an energy consumption by reducing the number of writes by arranging pages according to the characteristics of buffer memory access mode of requested pages.

• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.4
• /
• pp.462-466
• /
• 2010

A new buffer cache management scheme that aims at reducing power consumption in mixed HDD and NAND flash memory storage systems is presented. The proposed scheme reduces power consumption by considering different energy-consumption rate of storage devices, I/O operation type (read or write), and reference potential of cached blocks in terms of both recency and frequency. Simulation shows that the proposed scheme reduces power consumption by 18.0% on average and up to 58.9%.

• Review of KIISC
• /
• v.11 no.6
• /
• pp.42-52
• /
• 2001

인터넷 기술의 발전은 정보화 사회로의 촉진이라는 측면 외에 사용 인구의 증가에 따라 해킹, 바이러스·악성 코드의 유포 등 그 역기능적인 측면이 점점 심각한 사회 문제로서 대두되고 있다. 현재 공개 운영체제로 각광 받고 있는 리눅스(Linux) 운영체제의 경우 운영체제 커널은 물론이거니와 관련 프로그램들에 대한 소스가 공개되어 단순한 기술 습득의 목적이 아닌 악의의 목적을 가진 사용자들에 의한 시스템 침해 사례가 빈번한 추세이다. 특히 이러한 시스템 침해 사례 중 프로그램 작성 과정의 오류 및 설계상 실수로 인한 버퍼 오버플로우(Buffer Overflow) 취약성을 이용한 공격은 해킹에 있어 큰 범주를 차지하고 있다. 따라서 본 논문에서는 버퍼 오버플로우 공격에 있어 그 기반이 되는 스택을 이용한 버퍼 오버플로우 및 스택 외에 힙과 같은 메모리 영역을 이용하는 공격 유형에 대하여 분석한다. 그 후 이러한 버퍼 오버플로우 공격 방지를 위한 메모리에서의 경계 검사 기법을 제안하고자 한다. 추후에는 본 논문에서 제안된 기법에 대한 실제 구현과 검증이 필요하다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.13 no.5
• /
• pp.333-337
• /
• 2007

Flash Translation Layer(FTL) which enables NAND Flash memory-based storage system to be used as a block device is designed considering only characteristics of NAND Flash memory. However, since FTL precesses I/O requests which survived against buffer replacement algorithm, FTL algorithm has tight relationship with buffer replacement algorithm. Therefore, if we do not consider both FTL and buffer replacement algorithms, it is difficult to predict the actual I/O performance of the computer systems that have Flash memory-based storage system. The necessity of FTL and buffer replacement algorithm co-design arises here. In this work, we implemented I/O performance evaluation tool, IPSiNS, which simulates both the buffer replacement and FTL algorithms, simultaneously.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.3
• /
• pp.55-61
• /
• 2000

This paper presents an efficient hardware architecture of frame memory interface in MPEG-2 video encoder. To reduce the size of memory buffers between SDRAM and the frame memory module, the number of clocks needed for each memory access is minimized with dual bank operation and burst length change. By allocating the remaining cycles not used by SDRAM access, to the random access cycle, the internal buffer size, the data bus width, and the size of the control logic can be minimized. The proposed architecture is operated with 54MHz clock and designed with the VT $I^{тм}$ 0.5 ${\mu}{\textrm}{m}$ CMOS TLM standard cell library. It is verified by comparing the test vectors generated by the c-code model with the simulation results of the synthesized circuit. The buffer area of the proposed architecture is reduced to 40 % of the existing architecture.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.6
• /
• pp.293-303
• /
• 2008

As the computing environment moves to the wireless and handheld system, the power efficiency is getting more important. That is the case especially in the embedded hand-held system and the power consumed by the memory system takes the second largest portion in overall. To save energy consumed in the memory system we can utilize low power mode of SDRAM. In the case of RDRAM, nap mode consumes less than 5% of the power consumed in active or standby mode. However hardware controller itself can't use this facility efficiently unless the operating system cooperates. In this paper we focus on how to minimize the number of active units of SDRAM. The operating system allocates its physical pages so that only a few units of SDRAM need to be activated and the unnecessary SDRAM can be put into nap mode. This work can be considered as a generalized and system-wide version of PAVM(Power-Aware Virtual Memory) research. We take all the physical memory into account, especially buffer cache, which takes an half of total memory usage on average. Because of the portion of buffer cache and its importance, PAVM approach cannot be robust without taking the buffer cache into account. In this paper, we analyze the RAM usage and propose power-aware page allocation policy. Especially the pages mapped into the process' address space and the buffer cache pages are considered. The relationship and interactions of these two kinds of pages are analyzed and exploited for energy saving.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.233-237
• /
• 1998

다중의 연속 미디어 데이타를 출력 마감시간(playout deadline)전에 검색 및 전송하여 자연스럽게 처리하기 위한 가장 효율적인 처리방안은 메모리 버퍼를 이용하는 것이다. 본 논문에서는 다중 스트림의 데이타 전송 요구 및 해제시의 버퍼 상태를 파악하여 버퍼를 동적으로 할당하고 물리작인 버퍼를 윈도우 크기의 논리버퍼로 분할하여 동적으로 관리하는 매핑관리자를 설계하여 버퍼이용률을 높일 수 있는 방안을 제시하였다. 또한, 서로 다른 소비율로 발생된 여분의 버퍼 공간을 활용할 수 있는 지능적인 선반입 기법과 마감시간을 고려한 전송 스케줄링 기법을 통해 실시간에 동기식으로 다중 미디어 스트림을 전송할 수 있는 동적 버퍼 관리 기법을 제안하였다. 마지막으로, 버퍼의 이용율을 높이기 위해 입출력 주기에 따라 버퍼 공간을 여러 스트림들이 파이프라이닝 방식으로 버퍼를 공유하는 기법과 잔여 버퍼공간의 할당 여부를 결정하기 위한 수락제어 기법을 적용하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.860-863
• /
• 2008

플래시 메모리는 우리 생활에 널리 사용되고 있는 휴대용 저장장치 중의 하나이다. 빠른 입출력 속도와 저전력, 무소음, 작은 크기 등의 장점을 가지나 덮어쓰기가 불가능하고 읽기/쓰기의 속도에 비해 소거 연산의 속도가 매우 느리다는 단점이 있다. 이를 보완하기 위해, 호스트와 플래시 메모리 사이에 버퍼 캐시를 두어 사용하고 있으며, 버퍼 캐시에 사용되는 교체 정책에 따라 플래시 메모리 장치의 성능이 크게 영향을 받는다. 본 논문에서는 블록 단위의 LRU 기법의 단점을 개선한 HPLRU 기법을 제안한다. HPLRU 기법은 최근에 자주 참조되었던 페이지인 핫 페이지 들을 모아 리스트를 만들어 관리하고, 이를 통해 페이지 적중률을 향상시키고 다른 페이지들로 인해 핫 페이지들이 소거되는 현상을 개선하였다. 이 알고리즘은 임의 데이터 패턴에 좋은 성능을 보이며 쓰기 발생 횟수를 많이 감소시키는 결과를 보였다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.2
• /
• pp.242-260
• /
• 1999

실시간 데이터압축 기법은 저장 시스템의 용량과 저장 시스템간의 대역폭을 동시에 증가시킴으로써 프로세서-메모리, 메모리-디스크간의 성능 격차를 줄이기 위한 새로운 대안으로 연구되어 왔다. 하지만 압축데이타를 복원하는데 소요되는 시간은 압축 기법의 장점을 상쇄시킬 만큼 큰 오버헤드로 작용한다. 본 논문에서는 이러한 복원 오베헤드를 줄이기 위해 선택적 압축 기법과 복원 오버헤드 감춤 기법들을 적용한 선택적 압축 메모리 시스템을 제안하고 선택적으로 압축된 데이터를 효과적으로 접근하기 위한 캐쉬 구조와 메모리 운용방법을 제시한다. 제안된 선택적 압축 메모리 시스템의 성능은 분석적 모델과 트레이스 구동 방식의 실험을 통해 평가된다. 실험 결과에 따르면 선택적 압축 메모리 시스템의 성능은 데이터의 압축율과 응용 프로그램의 데이터 접근 유형에 따른 압축 블록의 참조율 및 복원 오버헤드를 줄이기 위해 장착된 복원 버퍼의 접근 성공률에 따라 좌우됨을 알 수있다. 복원 버퍼는 대부분의 벤치마크 프로그램들에 대해서 기존의 복원 오버헤드를 70% 이상 줄여 주며 이 경우 일반적인 메모리 시스템에 비해 최대 20%까지의 성능 향상을 보인다. 뿐만 아니라 선택적 압축 기법은 평균 47% 의 데이터 이동시간의 감소와 10%의 온 칩 캐쉬 접근 실패 횟수의 감소 효과를 제공한다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.17 no.4
• /
• pp.143-148
• /
• 2017

Flash Memory which is light and strong external shock as storage of small electronics like smartphone, digital camera, car black box has been widely used. Since the operation speed of the read operation and the write operation are different from each other, and the flash memory has the feature that it is not possible to overwrite, the delete operation is added to solve these problems. Wear-leveling must also be considered, since the number of erase times of the flash memory is limited. Many studies have been conducted on the substitutional algorithms of flash memory based on these characteristics of recent flash memories. So, to solve the problem that has existing buffer replacement algorithm this thesis divide page into 6 groups and when proposed algorithm select victim page, it consider reference page frequency and page recency.