• 제목/요약/키워드: 버스 설계

검색결과 568건 처리시간 0.029초

약계자 영역을 고려한 온라인 전기버스용 영구자석 전동기의 특성산정 연구 (Study on the characteristic estimation of Permanent Magnet Synchronous Motor for On-Line Electric Vehicle considering field weakening region)

  • 손락원;이종인;김완기;김근웅
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2011년도 제42회 하계학술대회
    • /
    • pp.798-799
    • /
    • 2011
  • 온라인 전기버스용 전동기는 차량의 운전특성을 고려하여 가속성 향상을 위한 높은 기동토크가 요구되며, 넓은 속도영역 운전을 위한 약계자 제어성능이 우수해야 한다. 특히 전동기의 최대 동작속도가 배터리 전압에 의해 결정되므로, 고속 운전영역 확보를 위해 전압제한을 고려한 전기설계가 필요하다. 본 연구에서는 정격속도 대비 최대속도의 비가 1:4로서 넓은 약계자 영역이 요구되는 온라인 전기버스용 전동기에 대해 개념설계를 진행하여 Active Part의 치수를 산출하고, 고정자 권선의 턴수 및 회전자 형상 변화에 따른 전압 및 출력특성을 비교 분석하여, 온라인 전기버스용 전동기에 요구되는 약계자 제어특성을 만족하도록 설계안을 도출하였다. 또한 전동기의 고속 동작시 주 손실인 철손에 의한 온도상승을 고려하여 영구자석의 감자안정성을 분석하였으며, 전자장 FEM 해석을 적용하여 설계결과의 타당성을 검증하였다.

  • PDF

계층 클러스터 구조를 위한 캐쉬 일관성 프로토콜의 설계 및 구현 (A Design and Implementation of Cache Coherence Protocol for Hierarchical Cluster Architecture)

  • 박신민;최창훈;김성천
    • 한국통신학회논문지
    • /
    • 제19권7호
    • /
    • pp.1282-1295
    • /
    • 1994
  • 본 논문에서는 계층 버스 구조를 기반으로 하는 계층 클러스터 다중프로세서 시스템(hierarchical cluster multiprocessor system)을 제안하고, 이 구조에 효율적인 캐쉬 일관성 프로토콜을 설계 및 구현한다. 계층 클러스터 구조는 클러스터 수의 증가에 따라 버스 계층을 추가함으로써 기존의 단일 버스 시스템에서의 병목 현상(bottleneck)을 없애주어 시스템 확장이 용이하게 된다. 제안된 캐쉬 프로토콜은 일반적인 N-레벨 (N>2) 계층 클러스터 구조에 적용할 수 있도록 설계되었다. 이를 시스템 버스에 구현하기 위하여 기존의 팬디드 프로토콜을 확장하였고 캐쉬 일관성 동작들을 확장된 팬디드 프로토콜상에서 설명한다.

  • PDF

초등 수학에서 메타버스 수업 공간 설계 및 적용 사례 연구: 정의적 영역을 중심으로 (A case study on the design and application of metaverse class space in elementary mathematics: Focusing on the affective domain)

  • 박만구;이윤경;정보화;정유진;김지영
    • 한국수학교육학회지시리즈A:수학교육
    • /
    • 제62권1호
    • /
    • pp.117-149
    • /
    • 2023
  • 본 연구는 메타버스 학습 공간에서의 수학 수업이 가능하도록 메타버스 플랫폼인 젭(ZEP)을 이용하여 가상공간을 설계하고 이를 교실 수학 수업에서 적용한 뒤 학생들의 정의적 영역에서의 변화를 알아보고자 하였다. 연구 결과, 학생들은 교과 효능감, 교과 흥미, 내재적 동기, 수업 만족도 및 수업 참여도 측면에서 긍정적인 효과를 나타내었다. 또한, 제한된 시간과 공간을 가진 교실 수업에서 서로 다른 미션을 수행함으로써 학생 수준별 맞춤형 수업을 할 수 있는 가능성을 발견하였다.

스마트폰 GPS를 활용한 개선된 버스정보시스템 (Advanced Bus Information System Using Smart Phone GPS)

  • 박재흥;강선희;서영건
    • 한국컴퓨터정보학회논문지
    • /
    • 제19권12호
    • /
    • pp.247-255
    • /
    • 2014
  • 본 논문은 기존 버스정보시스템이 가지고 있는 단점인 텍스트 기반의 시스템을 보완하고 GUI 기반의 사용자 요구형식의 콘텐츠를 전달하고 스마트폰 GPS를 활용한 버스정보시스템을 설계 및 구현한다. 기존 버스정보시스템은 단말기를 버스에 설치하고 정류장별로 안내판을 설치하는 비용적인 문제와 설치 후 유지보수에 대한 막대한 비용이 소요되고 있다. 제안 시스템은 스마트폰의 지도화면을 활용한 버스노선도 및 사용자의 위치 확인, 내 주변 가까운 버스 정류장 찾기, 지도화면 위의 버스노선도 표현, 버스도착예측시간의 정확도 증가를 위한 알고리즘 적용, 내선 순환 버스의 노선구축 기능을 제공한다, 버스도착예측시간 제공의 정확도는 기존 시스템의 약 67% 대비 약 88.71%로 21.71% 증가하였으며, 텍스트와 테이블 UI의 기존시스템을 지도를 기준으로 하는 GUI 형태로 개선하였다. 그 결과 개선된 버스정보시스템에서는 스마트폰의 GPS를 활용하여 기존 버스정보시스템을 보완하고 사용자들의 다양한 요구를 만족시킬 수 있었다.

자기부상열차용 트레버스 분기기 최적설계 연구 (Study on Optimal Design of Traverse Switch System for Maglev Train)

  • 이영학;김창현;이종민
    • 한국철도학회논문집
    • /
    • 제19권6호
    • /
    • pp.717-726
    • /
    • 2016
  • 고장차량의 대피, 급행열차 통과 시 완행열차의 대피, 주박 차량의 정차 등의 이유로 자기부상열차의 비상대피선은 반드시 필요하다. 자기부상열차용 비상대피선을 구현하는 방법은 크게 두 가지가 있다. 첫번째는 관절식 분기기를 이용하는 방식이고 두번째는 트레버스 분기기를 이용하여 차량을 적재한 상태에서 궤도를 이동시키는 방식이다. 현재 개발된 도시형 자기부상열차는 2량 1편성으로 구성되어 있으며 총 길이는 약 25m로 트레버스 분기기를 적용할 경우 약 30m의 길이 공간만을 필요로 하기 때문에 트레버스 분기기를 적용할 경우 공간적, 비용적 측면에서 이점이 있다. 따라서 본 논문에서는 구조적 안정성 확보 및 경량화를 위한 자기부상열차용 트레버스 분기기 최적설계를 진행하였다. 이를 위해 트레버스 분기기의 상면 콘크리트 매립부와 거더 높이를 설계변수로 선정하고 실험계획법, 크리깅 등의 최적화 기법을 적용하여 유한요소해석을 진행하였다. 최대 응력, 변형, 구조물 중량의 결과값 비교를 통해 구조적 안정성을 확보하면서 경량화할 수 있는 설계변수를 선정하고 재해석을 통해 해석 결과의 타당성을 입증하였다.

배터리 자동 교체형 전기버스 운영 시스템의 개념적 설계 및 시뮬레이션 (Conceptual Design and Simulation of an Unmanned Battery Exchangeable Electric Bus Management System)

  • 김한얼;박준석;오하령;성영락
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제3권3호
    • /
    • pp.63-72
    • /
    • 2014
  • 배터리 교체형 전기버스는 친환경 공공교통 수단이다. 그러나 기술적 한계로 인하여, 이 버스는 소모된 배터리를 충전된 배터리로 반복해서 교체해야 한다. 현재 국내에서 연구 중인 배터리 자동 교체형 전기버스는 배터리 무인 자동교체소에서 자동으로 배터리를 교체할 수 있다. 본 논문에서는 배터리 자동 교체형 전기버스 운영 시스템을 제안한다. 제안하는 시스템은 두 가지 서비스를 제공한다. 첫째, 이 시스템은 버스 도착 알림 서비스를 제공한다. 이 서비스는 기존 대도시에서 서비스 중인 버스정보시스템의 기능으로, 버스 승객들에게 버스를 얼마나 기다려야 하는지를 알려준다. 둘째, 배터리 교체 스케줄링 서비스를 제공한다. 이 서비스는 배터리 잔량이 얼마 남아있지 않거나 배터리 교체를 원하는 버스를 완충된 배터리를 저장하고 있는 배터리 무인 자동교체소로 할당하는 역할을 한다. 제안된 시스템을 검증하기 위해서 시스템을 DEVS형식론으로 모델링하였다. 시뮬레이션 결과, 제안된 시스템은 위의 서비스들을 충실히 수행함을 알 수 있었다.

기회손실비용을 고려한 버스 운행시격과 링크 통행시간 예측 알고리즘 (An Opportunity Cost Based Headway Algorithm in Bus Operation)

  • 이영호;조현성;김영진;안계형;배상훈
    • 대한교통학회지
    • /
    • 제18권3호
    • /
    • pp.43-54
    • /
    • 2000
  • 이 연구는 버스정보 시스템 설계에 필요한 운행시격 결정과 통행시간 예측을 위한 알고리즘 개발을 다룬다. 운행시격 결정 문제는 버스와 같은 대중교통 수단을 운영하는데 중요한 요소 중에 하나이다. 기존 연구는 버스 운행비용과 승객비용의 합을 최소로 하는 운행시 격을 찾는데 초점을 두고 이다. 이때 승객비용이란 승객 대기비용과 승객 교통비용의 합으로 이루어진다. 그런데 우리나라와 같이 버스회사 수입이 전액 운행수입에만 의존하는 경우엔 이러한 접근 방식이 타당하지 않다. 기존의 방식과 다르게 승객비용으로 승객 이탈비용을 사용하여 버스의 최적 운행시 격을 구하는 것이 이 연구의 목적이다. 먼저 정류장이 하나인 경우에 대해 해석적 방법으로 풀고, 정류장이 여러 개인 경우에 대해서는 시뮬레이션 기법을 적용한다. 또한 이 연구는 신뢰성이 높고 정확한 통행시간 예측정보를 산출하기 위해 2 단계 예측 기법과 전문가시스템을 이용하는 자료융합 알고리즘을 개발한다. 정확한 정보를 제공하려면 교통정보 수집원을 통해 얻는 자료가 정확해야 하고, 또한 교통상황 변화에 따라 실시간으로 통행시간을 예측하는 것이 필요하다. 이 연구는 AVL(Automatic Vehicle Location)시스템을 이용한 버스정보시스템에서 실시간 데이터와 과거 데이터를 융합하여 통행시간을 예측하는 알고리즘을 개발한다. AVL 데이터를 수집하는 과정에서는 경제성을 고려하여 데이터를 수집한다. 그리고, 버스의 운행관리와 정확한 도착예정시간을 예측하기 위해 AVL시스템을 통해 얻은 데이터의 패턴을 분석하고 유고상황을 감지한다.

  • PDF

멀티 프로세서 시스템-온-칩(MPSoC)을 위한 버스 매트릭스 구조의 빠르고 정확한 성능 예측 기법 (Fast and Accurate Performance Estimation of Bus Matrix for Multi-Processor System-on-Chip (MPSoC))

  • 김성찬;하순회
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제35권11호
    • /
    • pp.527-539
    • /
    • 2008
  • 본 논문은 큐잉 이론을 이용한 멀티 프로세서 시스템-온-칩(MPSoC)의 버스 매트릭스 기반 통신 구조에 대한 성능 예측 기법을 제안한다. 버스 매트릭스 기반 통신 구조는 다양한 설계 인자를 가지고 있어 이에 대한 성능 최적화는 방대한 설계 공간의 탐색을 필요로 하지만, 현재 널리 사용되고 있는 시뮬레이션에 기반한 방법은 많은 시간을 요하기 때문에 점점 짧아지고 있는 시장 적기 출하(time-to-market) 제약 조건을 만족하기 어렵다. 이러한 문제를 해결하기 위하여 본 논문에서는 시뮬레이션보다 훨씬 빠르면서 정확하게 성능을 예측할 수 있는 기법을 개발하였다. 제안한 성능 분석 기법은 고성능의 버스 매트릭스를 위해 사용되는 버스 프로토콜인 multiple outstanding transaction을 고려한다. 또한 지수 분포(exponential distribution)를 이용하여 비현실적으로 메모리 시스템을 모델하였던 기존의 연구들과 달리 실제적인 메모리 시스템 모델을 위하여 일반 분포(general distribution)를 이용하였다. 제안한 성능 예측 기법의 정확도 및 효율성을 검증하기 위하여 무작위로 생성된 버스 트랜잭션들과 4-채널 DVR 예제에 적용하였을 때, 사이클 단위의 정확도를 갖는 시뮬레이션과 비교하여 $10^5$배 이상 빠르면서 평균 94% 이상의 정확도를 갖는 것으로 분석되었다.

성능 제약 조건 하에서의 SAMBA 형 MPSoC 버스 구조 최적화 (SAMBA Type MPSoC Bus Architecture Optimization under Performance Constraints)

  • 김홍염;정성철;신현철
    • 대한전자공학회논문지SD
    • /
    • 제47권1호
    • /
    • pp.94-101
    • /
    • 2010
  • 최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서, 프로세서 간 interconnection을 최적화 하는 문제가 중요해졌다. Application에 따라서 최적 interconnection이 다르기 때문에, 체계적으로 다양한 사양에 적합한 interconnection 구조를 설계하는 방법이 필요하다. 본 논문에서는 프로세서가 4~16개 정도인 MPSoC application에서는 버스 구조가 적절한 점에 주목하여, 간단한 arbitration이 특징인 Single Arbitration Multiple Bus Accesses (SAMBA) 형 버스 구조를 이용하여, 다양한 application에 대한 성능 제약 조건을 만족하는 저비용 버스 구조를 찾는 새로운 방법을 제안하였다. 다양한 Application을 실험에 이용하여, 제안한 방법으로 성능 제약 조건 내에서 저비용 버스 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 로직 사용이 경우에 따라 약 50% 이상 감소한다. 또한 다양한 성능 조건에 대한 저비용 버스 구조를 찾을 수 있었다.

저 전력 시스템 온 칩 설계를 위한 버스 분할 기술 (Bus Splitting Techniques for Low Power SoC Design)

  • 임호영;윤미선;신현철;박성주
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제32권6호
    • /
    • pp.324-332
    • /
    • 2005
  • 일반적으로 버스에서 소모되는 에너지는 전체 시스템에서 큰 비중을 차지한다. 버스 분할 방법은 시스템의 소모 에너지를 줄이고 각 버스 세그먼트들의 기생 부하(parasitic load)를 감소시킴으로서 지연시간을 줄이는데 사용될 수 있다. 버스를 분할함에 있어서 버스에 의해 상호 연결된 처리소자들 사이의 데이타 교환 확률 분포에 따라 가장 적은 에너지를 소모하는 버스 분할 방법은 달라질 수 있다. 본 연구에서는 수평적인 버스 분할 구조의 확장된 개념으로 트리구조 기반의 버스 분할 방법에 대해 연구하고, 이를 바탕으로 여러 가지 버스 분할 방법 중에서 주어진 시스템의 처리소자 간 데이타 교환 확률의 분포에 따라 가장 적합한 구조를 선택하는 문제에 대해 논하였다. 실험 결과는 제안된 방법들이 버스에서 소모되는 에너지를 최대 83$\%$까지 감소시킬 수 있음을 보여준다.