• 한국통신학회논문지
• /
• 제13권1호
• /
• pp.94-105
• /
• 1988

본 논문은 ISDN 실현 초기 단계에서 제공되는 서비스중 협대역 정보신호(2B+D)를 기존의 가입자 선로를 이용하여 전송할 때 요구되는 국내가입자 선로의 특성을 조사하고 전송선로 특성 조건에 관한 국제적인 동향과 비교, 분석하였으며, 그 결과를 분석하여 이를 모델링하였다. 그 결과 U-트랜시버의 수신레벨이 -31dBm 이하일 경우에는 기준품질 확보가 불가능하며, 측정회선의 3.6%는 협대역 ISDN 전송로로는 사용할 수 없는 것으로 나타났다. 선로잡음의 주요 형태는 임펄스성 잡음과 근단누화가 주류를 이루고 있으며 착오발생 형태는 버스트 모드보다 순간성이 강한 것으로 확인되었다. BER 측정결과 측정회선중 70% 이상의 회선이 품질기준을 충족시키는 구간은 2.5km이내로 관측되었다.

• 한국통신학회논문지
• /
• 제36권6B호
• /
• pp.583-591
• /
• 2011

본 논문에서는 기존 G-PON(Gigabit Passive Optical Network) 링크에 RSOA(Reflective Semiconductor Optical Amplifier) 기반 DWDM-PON(Dense Wavelength Division Multiplexing-PON) 기술과 O/E/O 변환 방식의 RE(Reach Extender) 기술을 적용하여 전송거리와 링크 용량 그리고 분기수를 증가시킬 수 있는 2.5 Gbps 하이브리드 PON 링크의 구조를 제안한다. RSOA 기반 DWDM-PON 기술은 간선 중계링크에 적용되어, 기존 G-PON 보다 최대 32배의 링크 전송용량을 제공할 수 있다. RE 기술은 원격노드에서 GTC(GPON Transmission Convergence) 프레임의 재 변조를 통해 DWDM-PON과 G-PON 사이의 파장변환 기능을 제공하며, 상향 프레임의 수신을 위한 버스트 모드 리셋 신호를 제공한다. 본 논문에서 제안된 하이브리드 PON은 상용 G-PON 시스템을 사용하여 WDM 신호 파장 당 최대 60 km의 전송거리와 128분기를 제공할 수 있다.

• 한국통신학회논문지
• /
• 제29권11C호
• /
• pp.1581-1591
• /
• 2004

본 논문에서는 주파수 옵셋 및 반송파 위상을 간단히 동시에 추정하기 위한 세 가지 알고리듬(low-complexity joint estimation algorithms : LJEAs)을 제안한다. 제안된 LJEA들의 핵심은 수신 신호의 주파수 및 위상 스펙트럼에서 주엽(main lobe)의 상관값을 이용하여 내분점을 기초로 보간한 후 주파수 옵셋 및 반송파 위상을 추정하되 주파수 옵셋을 먼저 추정하고 추정된 주파수 옵셋을 이용하여 반송파 위상을 동시에 추정하는 것이다. 제안된 LJEA들은 추정 범위( f$_{d}$${\times}$T$_{s}$ )가 1/2N$_{s}$ 혹은 1/N$_{s}$ 보다 작으며 이는 기존 알고리듬의 추정 범위와 비슷하다. 그러나 LJEA들은 오직 2N$_{s}$ 또는 4N$_{s}$ 의 복소 곱셈만이 필요하므로 기존 알고리듬에 비해서 매우 간단하다. 그럼에도 불구하고 LfEA들의 추정 성능은 기존 알고리듬의 성능보다도 우수함을 알 수 있다. 제안된 LJEA들은 위성 통신 시스템과 같은 버스트 모드 디지털 전송을 하는 시스템에서 주파수 옵셋 및 반송파 위상을 동시에 추정하기 위해 사용될 수 있다.

• 한국멀티미디어학회논문지
• /
• 제7권5호
• /
• pp.713-720
• /
• 2004

본 논문에서는 접속노드와 무선채널로 구성되는 ATM(Asynchronous Transfer Mode)기반의 무선 ATM 가입자망에서 VBR(Variable Bit Rate) 트래픽의 CLR(Cell Loss Ratio) 성능을 개선하기 위한 기법을 제안하였다. 이를 위해 우선 무선 ATM 가입자망의 트래픽 모델을 cell scale과 burst scale로 구분하여 분석한 후, 무선접속노드에서 VBR 트래픽의 CLR과 무선채널에서 랜덤에러 및 버스트 에러환경의 CLR 관계식을 분석하였다. 그리고 접속노드와 무선채널의 CLR이 서로 독립적인 관계임을 고려하여 무선 ATM가입자망의 CLR 관계식을 유도하였다. 또한 무선 ATM 가입자망의 CLR을 바탕으로 기존의 SR(Selective Repeat) ARQ(Automatic Repeat request) 보다 Type I Hybrid ARQ기법을 적용한 경우에 CLR이 개선됨을 알 수 있었으며 개선정도를 정량적으로 산출하였다.

• 한국전자통신학회논문지
• /
• 제14권4호
• /
• pp.715-722
• /
• 2019

본 논문은 가시광 통신을 이용한 사용자 인식 시스템의 구현 방법과 시스템 동작 결과를 소개하고 있다. 가시광 통신을 이용한 사용자 인식 시스템은 안드로이드 시스템 기반의 송신부와 오픈소스 컨트롤러 기반의 수신부로 나뉘어져 있다. 송신부 모듈에서는 사용자의 개인 인식 정보 데이터를 코드로 변환하고 이를 안드로이드 기반의 스마트폰 카메라 인터페이스를 사용하여 가시광으로 변환하여 수신부로 전송한다. 수신부에서는 포토다이오드 모듈을 통해 가시광을 수신하고 이를 전기신호로 변환한다. 수신 데이터에 대한 프로세싱 모듈역할은 오픈소스 컨트롤러가 맡게 되며, 본 시스템에서는 AVR 마이크로 컨트롤러 기반의 아두이노를 사용하였다. 버스트모드(burst mode) 방식의 통신이 가능하도록 0111의 비트 패턴을 스타트비트로 설정하고 이를 인식하도록 하였다. 실험 결과, 제안하는 시스템은 가시광을 매개로 맨체스터 데이터 인코딩 (Manchester data encoding)방식의 데이터 송신과 수신이 가능함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.187-187
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF($2^8$) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.29-38
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF(2$^{8}$ ) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• 한국정보처리학회논문지
• /
• 제3권2호
• /
• pp.295-304
• /
• 1996

여러가지 미디어를 통합하여 처리가 가능한 광대역 ISDN의 서비스 전개를 경제적 으로 실현하기 위해서는 지상망과 위성망을 조합한 시스템을 구축하는 것이 필요하다. 이러한 위성을 이용한 전송방식으로서는 다양한 지역에 산재한 사용자를 효율적으로 수용 가능한 TDMA 방식이 활용되고 있다. 그러나 동기 방식인 위성 TDMA회선과 비동기 전송 모드인 ATM을 이용하는 지상망의 접속에 있어서는 셀 지연 변이로 대표되는 ATM 전송품질의 열화가 큰 문제로 된다. 따라서 비동기 전송에 대응 가능한 지연 변이의 보상 방식이 필요하게 된다. 이 ATM과 TDMA 간의 변환에서는 지연 변이의 초대 효율을 요구값 이하로 억제하고 전송 셀의 버스트 특성이 증가하지 않는 조건으로 위성회선을 효율적으로 이용하는 방법 등이 연구되고 있다. 본 논문에서는 우선 지상망에서 검토되 殷있는 타임 스탬프(time stamp)방식을 지연변이 보상 방법으로 위성회선에 이용한 경우의 문제점을 해석하였다.그리고이를 해결하기 위한 이산 셀 계수 방법을제안하여 셀전송 타이밍 정보의 전송용량과 오류율을 해석하였다. 또한 셀 전송타이밍 정보에 부호 오류가 일어난 경우에도 시스템은 안정되게 동작하고 신뢰성이 검증되어 제안된 보상 방법이 우수함을 알 수 있다.

• 한국통신학회논문지
• /
• 제31권8A호
• /
• pp.820-829
• /
• 2006

SoC 설계는 복잡도 증가 및 빠른 time-to-market에 만족하기 위해 IP에 기반한 설계방식을 채택하고 있다. Mobile 기기의 고성능에 대한 시장의 요구로 인해 embedded용 SoC는 멀티미디어, DMB 및 이미지처리 등 복잡도와 데이터 처리량이 높은 프로그램을 실시간으로 동작시키기 위해 다중 프로세서를 사용한 설계가 요구된다. 시스템 버스와 프로토콜이 상이한 프로세서를 단일 SoC내에서 사용하기 위해선 프로세서 프로토콜을 시스템 버스 프로토콜에 맞도록 변화하여 주는 인터페이스 회로의 설계가 요구된다. 고속으로 동작하는 프로세서의 인터페이스 회로는 데이터 쓰기와 읽기 시의 전송 지연을 최소화하여 시스템 전체의 성능을 향상시켜야 한다. 버퍼를 사용한 인터페이스 회로의 구조는 버퍼에 데이터를 일시 저장하는 동작으로 인하여 데이터 전송 latency가 증가하게 되므로 본 논문에서는 버퍼를 사용하지 않고 버스와 마스터 모듈 프로토콜이 가진 공통된 동작 시퀀스를 이용하여 단일 FSM 구조를 가진 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안된 방법으로 자동생성된 인터페이스 회로는 버퍼를 사용한 인터페이스 회로에 비해 면적은 평균 48.5%의 감소를 보였으며, 데이터 전송 latency는 단일 데이터 전송 시 평균 59.1%의 감소를 보였고 버스트 모드 데이터 전송 시 13.3%의 감소를 보였다. 본 논문에서 제안한 시스템을 사용하여 데이터 전송 latency를 최소화하는 고성능의 인터페이스 회로를 자동으로 생성할 수 있다.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.137-146
• /
• 2005

SoC 설계 복잡도의 증가로 인한 설계 비용 감소 및 짧은 time-to-market의 만족을 위해 IP에 기반한 설계 방식이 사용되고 있다. 기존에 설계 검증된 IP를 사용할 경우 시스템 버스와의 통신을 가능하게 하는 인터페이스 회로를 설계해 주어야 하며, 설계 비용을 감소시키기 위해서는 인터페이스 회로의 자동생성이 요구된다. 본 논문에서는 IP프로토콜을 기술하는 방법과 이 기술을 통하여 IP의 프로토콜 제어를 위한 FSM(Finite State Machine)을 생성하여 버스와의 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안한 시스템에서는 프로토콜 분석의 어려움을 줄이기 위해 표준화된 버스의 FSM을 라이브러리화 하였다. 제안된 방법으로 AMBA AHB에 사용되는 슬레이브 형태 IP의 인터페이스 회로를 자동생성한 결과 매뉴얼로 설계한 인터페이스 회로에 비해 면적은 4.5%의 증가를 보였다. 100 Mhz의 버스 동작 속도와 34 Mhz의 슬레이브 모듈의 동작 속도 환경에서 16개의 32 비트 데이터를 버스트 모드로 전송시 latency는 평균 7.1%의 증가를 보였으나, 시스템 버스의 점유는 평균 64.9% 정도로 감소하였다. 본 논문에서 제안한 시스템을 사용하여 시스템 버스의 효율을 증가한 인터페이스 회로를 생성해 낼 수 있다.