• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.519-524
• /
• 2007

본 논문에서는 기존의 CDP(Congestion Driven Placement) 기법[5]을 개선하여 좀 더 빠른 시간에 배선 밀집도를 효과적으로 해결할 수 있는 기법, 즉 ECDP(Effective Congestion Driven Placement) 기법을 제안한다. ECDP는 force-directed 기법을 이용한 배선밀집도 해결 기법으로써 기존의 국부적인 셀 이동방식을 개선한다. 제시된 기법은 배치 영역의 빈(bin) 상에 셀 밀집도를 해결하는 방향으로 분산력을 구한 후 밀집된 셀을 분산시킴으로써 배선밀집도를 개선시킨다. 실험을 통한 결과에서 CDP와 비교 해 볼 때 배선밀집도와 수행속도 모두 제안기법이 우수한 결과를 보인다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.158-158
• /
• 2016

최근 유연정보전자소자의 개발이 대두되고 있다. 이러한 개발 동향에 맞춰 정보전자소자의 각 소재를 유연화하는 연구가 진행되고 있다. 이 중 ITO 기반의 기존 투명전극은 투명전극으로써는 매우 높은 성능을 보이지만, 유연성이 매우 낮기 때문에 대체 투명전극에 대한 연구가 필수적이다. 그래핀, 전도성 고분자, Oxide/metal/oxide, 금속나노와이어 등 다양한 유연 투명전극에 대한 연구가 진행되고 있으나 ITO 급의 면저항/투과도를 얻지 못하고 있다. 은나노와이어는 ITO 대체로 주목받는 투명전극 중에 면저항/투과도가 가장 ITO에 유사하면서, 유연성까지 지니고 있는 장점을 가지고 있다. 반면 약 100 nm 직경의 1차원 나노와이어가 랜덤하게 분포되어 있기 때문에, 위치별로 균일성에 대한 이슈가 존재하고, 표면 조도가 매우 높기 때문에 (ITO ~ 1 nm, AgNW > 20 nm) OLED에 적용하기 어려운 문제가 존재한다. 또한 대면적 OLED에 적용하기에는 여전히 저항이 높은 문제가 존재한다. 본 연구에서는 이러한 은나노와이어의 높은 저항 문제를 해결하기 위해, 마이크로 급의 미세금속배선을 보조배선으로 도입하였다. 이러한 보조배선을 통해 대면적 소자에도 전류가 잘 흐를 수 있고, 이러한 전류가 은 나노와이어를 통해 소자 전면적에 균일하게 도달하여, 대면적에서 균일한 발광을 하게 된다. 본 은나노와이어/금속보조배선 구조는 면저항 4 ohm/sqr., 투과도 90%를 달성하였고 이는 기존 ITO보다 우수한 수치이다. 더욱이, 유연성까지 함께 확보하고 있어 유연 전극으로써의 활용도 충분히 가능하다. 이를 활용해 OLED를 제작한 결과 밝기와 발광균일도가 기존의 ITO를 활용한 것보다 훨씬 높아짐을 확인할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.101-101
• /
• 2003

Al 박막의 화학증착(CVD)과 Al-Cu 합금박막의 물리증착(PVD)을 조합하는 CVD-PVD Al 공정은 수평방향의 배선과 수직방향의 via를 동시에 형성할 수 있으므로 공정단순화 및 생산원가절감 측면에서 장점이 있어서 DRAM 둥의 반도체 소자의 배선공정으로 매우 유망하다[1]. 본 연구에서는 CVD-PVD Al 공정을 이용하여 초고집적소자의 Al via와 Al 배선을 동시에 형성할 때 층간절연막의 영향을 조사하고 그 원인을 규명하였다. Al CVD를 위한 원료기체로는 dimethylaluminum hydride [($CH_3$)$_2$AlH]를 사용하였고 PVD는 38$0^{\circ}C$에서 실시하였다 층간절연막에 따른 CVD-PVD Al의 via hole 매립특성을 조사한 결과, high-density plasma(HDP) CVD oxide의 경우에는 via hole 매립특성이 우수하였으나, hydrogen silscsquioxane (HSQ)의 경우에는 매립특성이 우수하지 않아서 via 저항이 불균일 하였다. 이는 via 식각 후 wet cleaning 과정에서 HSQ에 흡수된 수분이 lamp를 이용한 degassing 공정에 의해서 완전히 제거되지 않아 CVD-PVD 공정 중에 탈착되어 Al reflow에 나쁜 영향을 미치기 때문으로 판단된다. CVD-PVD 공정 전에 40$0^{\circ}C$, $N_2$ 분위기에서 baking하여 HSQ 내의 수분을 충분히 제거함으로써 via 매립특성을 향상시킬 수 있었다. CVD-PVD Al 공정은 aspect ratio 10:1 이상의 via hole도 완벽하게 매립할 수 있었고 이에의해 제조된 Al 배선은 기존의 W plug 공정에 의해 제조된 배선에 비해 낮은 via 저항을 나타내었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.300-300
• /
• 2011

알루미늄을 이용한 배선은 반도체 소자가 초집적화와 초소고속화 됨에 따라, 피로현상과 지연시간 등 배선으로서의 많은 문제점을 가지고 있어, 차세대 배선 재료로서 전기적인 특성 등이 우수한 구리에 대한 연구가 많이 진행되고 있다. 하지만, 구리는 낮은 온도에서 확산이 잘되어 배선 층간의 절연에 문제점을 야기 시킨다. 따라서, 구리를 배선에 적용하여 신뢰성 있는 제품을 만들기 위해서는 확산방지막이 필요하다. 확산방지막은 집적화와 더불어 배선의 두께가 줄어 듦에 따라 소자의 특성에 영향을 미치지 않는 범위 내에서 저항은 낮고, 두께는 얇아야 하며, 높은 종횡비를 갖는 구조에서도 균일한 박막을 형성하여야 하므로, 원자층 증착공정을 이용한 연구가 주를 이루고 있다. 텅스텐 질화막을 이용한 확산방지막은 WF6 전구체를 이용한 보고가 많지만, 높은 증착 온도와 부산물로 인한 부식가능성 이라는 문제점을 안고 있다. 따라서 본 연구에서는, 기존의 할라이드 계열을 이용한 원자층 증착공정의 단점을 보완하기 위하여, 아마이드 계열의 전구체를 사용하여 텅스텐 질화막을 형성하였으며, 이를 통해 공정온도를 낮출 수 있었다.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.18 no.4
• /
• pp.518-523
• /
• 2008

In this paper, we present the development of an intelligent diagnosis system for detecting faults of the transmission line. Based on the TFDR (Time-Frequency Domain Reflectometry), the fault detecting performs to measure the location of fault line. We analyze the reflected signal which is sent from the wire detecting system and classify the fault type of the wires by using intelligent diagnosis system. In order to analyze effectively, we construct the intelligent diagnosis system which is based on the fuzzy-bayesian algorithm. Finally, we provide the simulation results which are performed at transmission line to evaluate the feasibility and generality of the proposed method in this paper.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2019.01a
• /
• pp.295-296
• /
• 2019

본 논문은 항공기내의 주요 항공전기 전자 부분품을 연결하여 주는 배선조립체의 연속성을 시험할 수 있는 점검기의 개발에 관한 것이다. 기존의 항공기 내의 배선조립체의 연속성 시험은 디지털 멀티미터의 저항점검 기능을 통해 이루어지고 있었으나, 측정된 저항값이 정상인지 비정상인지의 판단은 정비사의 경험에 의한 판단에 의존할 수밖에 없는 문제가 있다. 제안한 점검기는 정비사가 예상되는 배선의 AWG 규격 및 길이를 입력하면 배선조립체의 AWG 규격별, 길이별 SPEC'의 저항값을 계산하여 측정된 저항값이 정상인지 비정상인지 확인할 수있는 메시지를 시현하게 하여 정비사의 정비 부담을 줄여줄 수 있다. 또한 본 시스템은 오픈소스를 이용하여 저비용으로 제작가능하게 하여 많은 정비사들이 사용할 수 있도록 하는 장점이 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.3
• /
• pp.73-84
• /
• 2002

Fast and accurate new capacitance determination methodology for non-uniform complicated multi-layer VLSI interconnects is presented. Since a capacitance determination of intricate multi-layer interconnects using 3-dimensional field-solver is not practical, quasi-3-dimensional methodology is presented. Interconnects with discontinuity (i.e., bend structure and different spacing between lines, etc.) are partitioned. Then, each partial capacitance of divided parts is extracted by using 2-dimensional extraction methodology. For a multi-layer interconnects with shielding layer, the system can be simplified by investigating a distribution of charge in it. Thereby, quasi-3-dimensional capacitance for multi-layer interconnects can be determined by combining solid-ground based 2-dimensional capacitance and shielding effect which is independently determined with layout dimensions. This methodology for complicated multi-layer interconnects is more accurate and cost-efficient than conventional 3-dimensional methodology It is shown that the quasi-3-dimensional capacitance methodology has excellent agreement with 3-dimensional field- solver-based results within 5% error.

• Journal of Advanced Navigation Technology
• /
• v.24 no.3
• /
• pp.205-211
• /
• 2020

Wiring defect is a major concern for safe aircraft operations. However, troubleshooting process of a wiring defect is very difficult due to extensive and complex wiring system and installed location. Recently, time domain reflectometer (TDR) equipment that enables effective defected wiring troubleshooting has been introduced. Unfortunately, TDRs have not practically adopted by most of airlines' maintenance departments because the effectiveness and usefulness of TDRs have not been verified. This study was conducted to verify if TDRs can identify the location and type of defected aircraft wiring, and whether they can be applied for troubleshooting purposes. Experimental plan was established by using various wires and connections applied to actual aircraft and the observed results were compared with the TDR operation guide. The usability of the TDR in actual aircraft wiring defect detection may be acceptable as the experimental results showed similar results to the TDR operation guide.

• Korean Chemical Engineering Research
• /
• v.47 no.2
• /
• pp.141-149
• /
• 2009

The Cu thin film material and process, which have been already used for metallization of CMOS(Complementary Metal Oxide Semiconductor), has been highlighted as the Cu metallization is introduced to the metallization process for giga - level memory devices. The recent progresses in the development of key elements in electrochemical processes like surface pretreatment or electrolyte composition are summarized in the paper, because the semiconductor metallization by electrochemical processes such as electrodeposition and electroless deposition controls the thickness of Cu film in a few nm scales. The technologies in electrodeposition and electroless deposition are described in the viewpoint of process compatibility between copper electrodeposition and damascene process, because a Cu metal line is fabricated from the Cu thin film. Silver metallization, which may be expected to be the next generation metallization material due to its lowest resistivity, is also introduced with its electrochemical fabrication methods.

• Korean Chemical Engineering Research
• /
• v.52 no.1
• /
• pp.26-39
• /
• 2014

Cu interconnection in electronic devices is fabricated via damascene process including Cu electrodeposition. In this review, Cu electrodeposition and superfilling for fabricating Cu interconnection are introduced. Superfilling results from the influences of organic additives in the electrolyte for Cu electrodeposition, and this is enabled by the local enhancement of Cu electrodeposition at the bottom of filling feature formed on the wafer through manipulating the surface coverage of organic additives. The dimension of metal interconnection has been constantly reduced to increase the integrity of electronic devices, and the width of interconnection reaches the range of few tens of nanometer. This size reduction raises the issues, which are the deterioration of electrical property and the reliability of Cu interconnection, and the difficulty of Cu superfilling. The various researches on the development of organic additives for the modification of Cu microstructure, the application of pulse and pulse-reverse electrodeposition, Cu-based alloy superfilling for improvement of reliability, and the enhancement of superfilling phenomenon to overcome the current problems are addressed in this review.