• Proceedings of the Korea Society for Simulation Conference
• /
• 2003.06a
• /
• pp.135-140
• /
• 2003

반도체 제조 공정 중 FAB공정은 수많은 단위공정들로 이루어져 있고, 한 Lot에 대한 모든 공정을 진행하는 데에는 약 1개월 이상이 소요된다. 반도체 산업의 특성상 고객이 원하는 제품을 최단 시간 내에 생산을 해서 적기에 제품을 공급해야만 최대의 수익을 올릴 수가 있다. 그러므로 FAB공정의 공기단축은 반도체 생산에서 중요한 부분이 된다고 할 수 있다. 본 연구는 FAB공정 중 단위공정과 단위공정 사이에서 이루어지는 작업을 라인자동화를 통한 새로운 모델을 적용해서 단위공정에서 소요되는 시간을 단축함으로써, 반도체 제조의 생산성향상 및 공기단축을 목적으로 한다.

• Journal of Intelligence and Information Systems
• /
• v.9 no.1
• /
• pp.157-177
• /
• 2003

This paper presents a comprehensive and successful application of data mining methodologies to improve and predict wafer yield in a semiconductor wafer fabrication system. As the wafer fabrication process is getting more complex and the volume of technological data gathered continues to be vast, it is difficult to analyze the cause of yield deterioration effectively by means of statistical or heuristic approaches. To begin with this paper applies a clustering method to automatically identify AUF (Area Uniform Failure) phenomenon from data instead of naked eye that bad chips occurs in a specific area of wafer. Next, sequential pattern analysis and classification methods are applied to and out machines and parameters that are cause of low yield, respectively. Furthermore, radial bases function method is used to predict yield of wafers that are in process. Finally, this paper demonstrates an information system, Y2R-PLUS (Yield Rapid Ramp-up, Prediction, analysis & Up Support), that is developed in order to analyze and predict wafer yield in a korea semiconductor manufacturer.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1998.10a
• /
• pp.133-136
• /
• 1998

본 연구는 복잡하고 다양한 반도체 공저의 모델링을 통하여 반도체 공정 표준화 작업을 목적으로 하고 있다. 급변하는 세계 반도체 시장에서 국내 반도체 업체가 수위를 지킬 수 있는 방안은 공정의 표준화를 제시함으로써 생산업체에서의 신기술 개발에 따른 어려움을 해소하고 기술 개발과 더불어 생산관리 쪽으로의 이동에 대응할 수 있도록 하여 국제 경쟁력을 키워야 할 것이다. 본 연구의 기대효과로는 현장기술자와 장비운용자의 질적 향상을 위한 교육용 자료로의 활용이 가능하다는 것이다. Presentation Tool을 이용한 시청각 교육효과와 시뮬레이션을 이용한 Process Flow Wide View 증진은 현재 국내 반도체 업체들의 신입사원 교육 시 상당한 효과를 거둘 것이라 예상된다. 이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목에서도 활용되어지리라 생각된다. 또한 Modeling & Simulation Tool을 사용하여 공정을 모델링함으로써 표준화를 만든 후 각 제조 업체들은 이러한 모델들은 이용하여 회사의 실정에 맞추어 자사에 대한 시뮬레이션을 손쉽게 수행함으로써 공정 최적화에 따른 경비 절감의 효과를 거둘 수 있을 것이다. 제품별 혹은 같은 제품이라도 Version이 다를 경우 FAB 공정가운데 약 10% 내외만이 바뀌는 점을 감안하면 본 연구를 통해 얻어지는 결과물인 Computer Model과 Simulator는 쉽게 생산현장에 적용할 수 있으리라 여겨진다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1999.10a
• /
• pp.30-34
• /
• 1999

반도체 산업의 시장은 매년 증가하고 있으며 생산환경, 설비 등의 변화로 인하여 매년 많은 수의 기존 FAB Line이 변화되고 새로이 건설되고 있다. 그 동안 반도체 산업의 성장은 주로 설계기술, 설비기술, Chip Size의 소형화 등의 기술적인 개발에 의존하고 있었으나 반도체 기술의 확산, 시장 경쟁력의 격화 등으로 생산성 향상에 의한 원가절감이 성장의 근본요인이 되고 있다. 즉 FAB Line의 시스템적인 관리통제의 기술이 반도체 산업의 성패를 좌우하는 시대로 접어든 것이다. FAB Line은 크게 Bay와 Stocker, 각 Lot (또는 Batch) 들을 운반하는 Inter-System으로 구성된다. 이러한 Line은 대체 특성, 분기 현상, 돌발 상황 등의 특수한 경우가 많아 Analytic 모델로 접근하기에는 사실상 불가능하다. 특히 Stocker와 Bay 간의 이동은 더욱 그렇다. 따라서 적절한 설계과정을 거친 Simulation적 접근이 합리적이다. 본 논문에서는 FAB Line에서 Stocker 배치의 다양한 실험을 수행하였다. 그 결과 Line에서 최적의 Stocker 수와 가동률을 알아내었다. 반도체 생산라인에서는 제품별 또는 같은 제품이라도 Version이 다른 경우 FAB 공정가운데 약 10% 내외만이 바뀌는 점을 감안하면 본 논문의 결과는 쉽게 생산현장에 적용될 수 있을 것이며, 이것은 비단 반도체 공정뿐 아니라 제조업에서도 적용되리라 예상한다.

• Journal of the Korea Society for Simulation
• /
• v.15 no.2
• /
• pp.51-57
• /
• 2006

Production environment of semiconductor industry is shifting from 200mm wafer process to 300mm wafer process. In the new era of semiconductor industry, FAB (fabrication) Line Automation is a key issue that semiconductor industry is facing in shifting from 200mm wafer fabrication to 300mm wafer fabrication. In addition, since the semiconductor manufacturing technologies are being widely spread and market competitions are being stiffened, cost-down techniques became basis of growth. Most companies are trying to reduce average cycle time to increase productivity and delivery time. In this paper, we simulated 300mm wafer fabrication semiconductor manufacturing process by laying great emphasis on reduce average cycle time.

• Journal of KIISE:Computing Practices and Letters
• /
• v.6 no.3
• /
• pp.311-318
• /
• 2000

The importance of the semiconductor industry in Korea has been growing, but the manufacturers are experiencing two major problems: poor optimization of production and low localization ratio of production equipments. Due to the complex manufacturing processes and special features such as OTD (On Time Delivery) and LIPAS (Line Item Performance Against Schedule) possibilities, several attempts to apply MRP or spreadsheet have been failed to meet the expectations. This paper describes the computer modeling technique as the solutions to analyze the problem, to formalize the semiconductor manufacturing process, and to build an advanced manufacturing environments. The computer simulation models are built referring the FAB facilities of the National Inter - University Semiconductor Research Center to show the FAB processes and the functions of each process.

• Journal of the Korea Society for Simulation
• /
• v.18 no.4
• /
• pp.219-225
• /
• 2009

The primary purpose of this study is to build computer models referring overall flow of complex and various semiconductor wafer manufacturing process and to implement a educational model which operates with a presentation tool showing device design. It is important that Korean semiconductor industries secure high competitive power on efficient manufacturing management and to develop technology continuously. Models representing the FAB processes and the functions of each process are developed for Seoul National University Semiconductor Research Center. However, it is expected that the models are effective as visually educational tools in Korean semiconductor industries. In addition, it is anticipated that these models are useful for semiconductor process courses in academia. Scalability and flexibility allow semiconductor manufacturers to customize the models and perform simulation education. Subsequently, manufacturers save budget.

• IE interfaces
• /
• v.10 no.1
• /
• pp.79-93
• /
• 1997

지난 30여 년간 반도체 제조 공정 중 FAB공정에서 칩 수율 모델의 개발과 적용은 반도체생산 계획 및 조업 관리를 위해 반도체 제조사들에게는 중요한 관리 대상이 되어 왔으며 제조업체들은 다양한 수율 모델들을 각 업체의 조건에 맞게 채택, 적용하여 왔다. 집적 기술의 발전은 반도체 칩의 크기에도 변화를 가져와 웨이퍼상의 결점들이 형성하는 클러스터를 설명할 수 있어야 했으며 칩 면적의 증가는 새로운 수율 모델을 개발케 하였다. 본 논문은 반도체 제조 공정에 대한 고찰과 수율 계산에 영향을 미치는 결점의 클러스터 효과 및 결점 크기를 중심으로 하는 치명 확률에 대하여 살펴보고, 포아송 모델에서 파생된 대표적인 칩 수율 모델들에 대한 설명과 칩 면적의 변화에 따른 각 모델별 수율 계산 비교 및 반도체 수율의 이용에 대하여 기술한다.

• Proceedings of the Korean Operations and Management Science Society Conference
• /
• 2000.10a
• /
• pp.118-121
• /
• 2000

본 연구는 반도체 생산에서 제조공기 단축과 생산 능력의 극대화를 동시에 추구하는 스케줄링에 관한 연구이다. 반도체 공정에서의 생산능력은 사진 공정 안에 있는 병목 설비에 의존한다. 본 연구는 사진 공정의 병목 설비인 스테퍼의 효율적인 스케줄링을 생성하여 제조 공기의 단축과 생산량의 최대화를 위한 선형 계획법 모델을 제시하였다.

• Journal of the Korea Society for Simulation
• /
• v.32 no.3
• /
• pp.67-74
• /
• 2023

A semiconductor fabrication facility(FAB) is one of the most capital-intensive and large-scale manufacturing systems which operate under complex and uncertain constraints through hundreds of fabrication steps. To improve fab performance with intuitive scheduling, practitioners have used weighted-sum scheduling. Since the determination of weights in the scheduling significantly affects fab performance, they often rely on simulation-based decision making for obtaining optimal weights. However, a large-scale and high-fidelity simulation generally is time-intensive to evaluate with an exhaustive search. In this study, we investigated three sampling methods (i.e., Optimal latin hypercube sampling(OLHS), Genetic algorithm(GA), and Decision tree based sequential search(DSS)) for the optimization. Our simulation experiments demonstrate that: (1) three methods outperform greedy heuristics in performance metrics; (2) GA and DSS can be promising tools to accelerate the decision-making process.