• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.37 no.4
• /
• pp.35-46
• /
• 2000

Semiconductor technology includes from semiconductor materials, design, fabrication, handling of process equipments, reliability test to packaged semiconductor devices. Our departmental curriculum is organized with 2-years/6-quarters system of Ulsan College: the understanding for the fundamental of semiconductor is carried out in the first academic year and the training for the design skill on semiconductor devices will be focused in the second academic year. The main focus is reflected on the worldwide trend on the design engineering of semiconductor devices and considered for the market establishment on design engineers trained by the lab-oriented practice as well as the fundamental of semiconductor technology.

• Electronics and Telecommunications Trends
• /
• v.29 no.6
• /
• pp.53-62
• /
• 2014

본고는 최근 화두가 되고 있는 에너지 절감을 위해 고효율, 친환경의 WBG(Wide Band-Gap) 화합물반도체인 SiC(Silicon Carbide), GaN(Gallium Nitride) 전력반도체 소자 및 전력변환 모듈의 기술동향과 ETRI에서 연구개발 진행 중인 GaN 전력반도체 관련 기술에 대해 기술한다. WBG 전력반도체는 기존의 실리콘 전력반도체와 비교하여 열 특성 향상, 고속 스위칭, 고전압/고전류 특성 및 스위칭 손실 최소화 등이 가능하고 이에 따른 시스템의 소형화 및 전력효율 향상 효과를 얻을 수 있다. 특히, GaN 전력반도체 소자는 시장이 가장 넓게 형성되어 있는 900V 이하에 적용이 가능하며, 앞으로 시장이 커질 것으로 예상되는 HEV(Hybrid Electric Vehicle)/EV(Electric Vehicle)의 친환경 자동차에도 활용될 것으로 기대되고 있다. 본고는 최근의 일본과 미국에서의 WBG 전력반도체에 대한 관심 및 투자 방향과 GaN 전력반도체 소자에 대한 해외 기업의 업계동향에 대해서도 함께 살펴본다. 이러한 WBG 전력반도체에 대한 해외 선진업체의 산업동향과 더불어 ETRI에서 연구개발 중인 GaN 전력반도체 기술현황에 대해 전력소자 설계 및 제조공정, 패키징, 전력모듈 설계 제작 기술을 포함하여 기술한다.

• Journal of Welding and Joining
• /
• v.22 no.4
• /
• pp.24-28
• /
• 2004

마이크로 접합 공정은 미세 부품이나 박판의 접합에 사용되며, 이를 위해 다양한 공정이 개발되었다. 최근 MEMS(Micro Electro Mechanical System)활용 범위가 증가하고 있으며, MEMS에 사용되는 미세한 구조물의 접합이나 패키징에 접합 공정이 활용되고 있다. MEMS는 발전 단계이지만 전자 패키징(electronic packaging)은 성숙 단계인 반도체 산업에 사용되고 있다.(중략)

• The Science & Technology
• /
• v.34 no.11 s.390
• /
• pp.38-41
• /
• 2001

온라인으로 해결하는 세무업무/복권 공화국, 인터넷까지 열풍, 인터넷 기반의 오피스 프로그램 사용해 보세요/반도체 패키징 기술의 도약-10억개의 트랜지스터 집접할 수 있어/초고속 인터넷 사각지대 없앤다/온라인 인증시스템, 표준화를 위한 전략 부심

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2011.06a
• /
• pp.857-858
• /
• 2011

• Journal of the Microelectronics and Packaging Society
• /
• v.30 no.1
• /
• pp.1-16
• /
• 2023

Recently, the shift to next-generation wide-bandgap (WBG) power semiconductor for electric vehicle is accelerated due to the need to improve power conversion efficiency and to overcome the limitation of conventional Si power semiconductor. With the adoption of WBG semiconductor, it is also required that the packaging materials for power modules have high temperature durability. As an alternative to conventional high-temperature Pb-based solder, Ag sintering die attach, which is one of the power module packaging process, is receiving attention. In this study, we will introduce the recent research trends on the Ag sintering die attach process. The effects of sintering parameters on the bonding properties and methodology on the exact physical properties of Ag sintered layer by the realization 3D image are discussed. In addition, trends in thermal shock and power cycle reliability test results for power module are discussed.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.88-93
• /
• 2003

IC 패키지 기술중 Underfilling 은 칩과 기판사이에 Encapsulant의 표면장력을 이용하여 주입하고 경화시킴으로써 전기적 기계적 보강력을 제공하는 기술로서 시스템 칩의 발전과 함께 차세대 패키징 기술중의 하나이다. 본 연구에서는 기존의 Underfilling 공정을 개선하여 충전시간을 획기적으로 줄일 수 있는 가압식 Underfilling 공정을 이용하여 차세대 반도체 패키징에 적용할 수 있는 가능성을 파악하였다. 이를 위하여 칩과 기판사이에 주입되고 경화되는 Encapsulant의 유동특성을 파악하였다. 가압식 Underfilling기술은 아직까지 상용화되지 않은 미래기술로써 효율적인 몰드 설계를 위하여 Encapsulant 종류에 따라 Gate 위치, Bump Pattern 및 개수, 칩과 기판 사이의 거리, Side Region에 따른 유동특성등의 파악이 중요하다. 본 연구에서는 $DEXTER^{TM}(US)$의 Encapsulant FP4511 을 사용하여 Cavity 내에 Void 를 없앨 수 있는 주입조건을 찾아내고 Underfilling 시간을 감소시킬 수 있는 모사를 진행하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.69-73
• /
• 2008

This article shows that the susceptibility of the device pattern to thermal stress-induced damage has a strong dependence on its proximity to the device comer in semiconductor devices utilizing lead-on-chip (LOC) die attach technique. The result, as explained based on numerical calculation and experiment, indicateds that the stress-driven damage potential of the passivation layer is the highest at the device comer. Thus, the bonding pads, which are very susceptible to passivation damage, should be designed to be located along the central region rather than the peripheral region of the device.

• Electronics and Telecommunications Trends
• /
• v.39 no.3
• /
• pp.98-106
• /
• 2024

Advanced packaging is emerging as a core technology owing to the increasing demand for multifunctional and highly integrated semiconductors to achieve low power and high performance following digital transformation. It may allow to overcome current limitations of semiconductor process miniaturization and enables single packaging of individual devices. The introduction of advanced packaging facilitates the integration of various chips into one device, and it is emerging as a competitive edge in the industry with high added value, possibly replacing traditional packaging that focuses on electrical connections and the protection of semiconductor devices.

• Journal of the Microelectronics and Packaging Society
• /
• v.7 no.3
• /
• pp.1-6
• /
• 2000

A simple and compact type of thermoelectric generator was developed as the energy saving system using waste hot water and low temperature waste heat sources. Sixteen of Bi-Te thermoelectric modules were packaged in series for thermoelectric conversion system using hot water as heat source. The thermoelectric generator shows the power output of about 4.5 W with the temperature difference of about 75 K at 40 $\Omega$ and 0.35 A for the electrical resistance and current of the used thermoelectric module, respectively.