• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 2부
• /
• pp.981-984
• /
• 2010

생산성 증가 및 비용 절감을 위해 반도체 공정 기술을 단순화 시키는 것이 필요하다. WBL(Wafer Backside Lamination) 기술을 이용해 필름(film) 형태로 얇은 다이접착제를 웨이퍼(wafer)에 접착하여 반도체 칩과 PCB를 붙이는 방법과 직접 PCB에 다이접착제를 붙이는 방법을 사용하면 획기적으로 공정을 단순화 시킬 수 있다. 하지만 Lamination 기법은 고온을 이용하여 모듈화된 PCB에 접착하므로 전도와 복사에 의해 주변 접착제 필름이 녹아 버리는 문제점이 발생한다. 본 연구에서는 고온으로 인한 필름 융해 현상을 방지하기 위하여 배크라이트를 설치하였으며 CFD 해석을 통해 PCB와 반도체 칩을 접착시킬 때 열이 PCB에 미치는 영향을 살펴보았다.

• ETRI Journal
• /
• 제7권3호
• /
• pp.42-48
• /
• 1985

본고에서는 가입자 선로상에서 필요한 ISDN 가입자장치를 경제적이고 신뢰성있게 구현하기 위해 여러 반도체회사에서 개발중에 있는 VLSI 칩에 대한 개발추세 및 각 제작회사들에 의해 알려진 ISDN용 VLSI 칩 소개와 그 특징에 대해 기술하였다.

• ETRI Journal
• /
• 제8권4호
• /
• pp.4-17
• /
• 1986

통신용 반도체 기술의 특징으로는 소량 다품종, 초고속화, 애널로그 회로의 집적화, 광집적회로화 등을 들 수 있다. 통신 시스팀의 실현에는 소형화, 저소비 전력화, 초고속화 등의 이유로 LSI 또는 VLSI의 적용이 대전제로 되고 있다. 본고에서는 현재 사용되고 있는 신호 처리, 신호 전송, 전달 처리, 정보 처리용의 주요 LSI에 대하여 살펴보는 한편, 통신용 반도체의 요구 조건을 만족시키기 위한 반도체 기술 중에서 설계 기술과 공정 기술에 대한 최근의 기술 동향을 살펴보고자 한다. 즉, LSI산업의 변환기를 가져오고 있는 직접회로 설계 기술인 ASIC과 함께, 집적도의 향상에 따라 애널로그기능과 디지틀기능을 하나의 칩에 형성시킬 수 있는 BiCMOS 공정기술에 대한 기술 동향을 살펴본다.

• 전자공학회지
• /
• 제34권7호통권278호
• /
• pp.20-27
• /
• 2007

반도체 집적회로 설계 자동화기술의 발전은 반도체 상당 수준의 시스템 구현 가능성을 비 전문가들에게 열어주었다. 알고리즘 수준의 시스템 정의가 가능하다면 이것을 하드웨어로 만드는 것이 어렵지 않게 되었다. 시스템설계에서 가장 핵심이 되는 메모리의 활용은 이들 비 전문가들에게 넘어야 할 큰 장애물이다. 이 글은 반도체 메모리 기술의 발전 전망을 예측하여 줌으로써 시스템 기술자들이 쉽게 어려움을 극복하도록 도와주는 것이 목적이다. 메모리 기술에 대한 접근을 쉽게 해주는 몇 가지 방법을 소개하였다. 시스템 구성에서의 메모리, 메모리 칩의 기술 등을 요약하였다. 시스템에서의 요구 사항을 들어주는 것을 바탕으로 장래를 전망하였다.

• 과학과기술
• /
• 제30권12호통권343호
• /
• pp.75-80
• /
• 1997

21세기의 여명과 더불어 컴퓨터의 핵심인 반도체생산기술에는 지각을 뒤흔들 큰 변화가 예고되고 있다. 반도체칩의 선두메이커인 인텔사와 컴퓨터의 '거인' IBM사는 최근 21세기 컴퓨터혁명에 불을 지필 새로운 최첨단기술개발에 성공하는가 하면 현재보다 1만5천배나 많은 1조비트의 정보를 저장할 수 있는 양자구조의 트랜지스터모델도 개발되었다. 또21세기 초에는 탄소원자로 된 나노튜브(수십개의 원자크기 지름의 탄소분자 튜브)가 반도체 소자의 기능을 대신할 수 있는 길이 열릴 것 같다.

• 전자통신동향분석
• /
• 제6권3호
• /
• pp.3-12
• /
• 1991

현재 전자장비는 대부분 반도체소자로 구성되어 있어 이들 소자의 신뢰성이 매우 중요하다. 반도체소자의 신뢰성은 고장률로 표현되는데 실질적인 고장률은 사용현장에서 수집된 데이터에서 산출되지만 데이터 수집기간이 길고, 고장원인이 불분명하며, 수적으로도 빈약한 실정이다. 따라서 본고에서는 MIL-HDBK-217E의 고장률예측 모델을 이용하여 반도체소자를 제조기술, 패키지형태, 칩접착 상태별로 구분하여 고장률을 산출하였다.

• 전자공학회논문지D
• /
• 제36D2호
• /
• pp.62-70
• /
• 1999

본 논문에서는 저 비용, 고해상도 반도체 지문 센서칩에 대하여 논한다. 제작된 테스트 칩은 $64{\times}256$ 센싱 셀(sensing cell)로 구성되어 있으며, 칩의 크기는 $2.7mm{\times}10.8mm$이다. sensing cell 내부에서 일어나는 전하 재분포를 감지하는 새로운 방식을 이용하여 내부의 기생 캐패시턴스의 영향을 효과적으로 제거하는 방법을 제안하였다. 제안하는 방법은 센싱 셀의 감지 능력을 키우므로 센싱 셀의 크기를 줄일 수 있고, 따라서 고해상도의 이미지를 추출할 수 있다. 표준 0.6${\mu}m$ CMOS 공정을 이용하여 제작된 칩은 600dpi의 해상도를 가지는 지문 이미지를 추출한다. 제조 단가를 낮추기 위하여 지문의 부분 이미지들로부터 전체 지문 이미지를 얻어내는 이미지 합성 방법의 가능성과 문제점에 대해서도 논의하였다.

• 한국음향학회지
• /
• 제19권3호
• /
• pp.11-19
• /
• 2000

본 논문에서는 가요 반주기의 육성 코러스 기능을 구현하는데 핵심적인 기능을 하는 반도체 칩 설계에 관한 내용을 다룬다. 육성 데이터는 많은 저장 용량을 필요로 하고 있으므로 압축이 필요하고, 반주기의 키 및 템포 변화에 따라 육성 데이터의 키와 템포를 변화시키는 것이 필요하다. 본 연구에서는 압축을 위해서는 MPEG-1 오디오 계층1, 키 및 템포 변환을 위해서는 SOLA(Synchronized Overlap and Add) 알고리즘을 적절하게 변형하였다. 변형된 알고리즘을 구현할 수 있는 ASIC(Application Specific Integrated Circuit)을 설계하고 FPGA로 검증한 후 칩으로 제작하였다. 제작된 칩은 실제 시스템에 응용되어 정상적으로 동작하는 것을 확인하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2009년도 춘계학술발표논문집
• /
• pp.372-375
• /
• 2009

반도체 봉지재란 실리콘 칩, 골드와이어, 리드프레임 등의 반도체 소지를 열, 수분, 충격으로부터 보호하기 위해 밀봉하는 재료로서 EMC(Epoxy Moding Compound)가 가장 많이 쓰인다. EMC는 기계적, 전기적 성능향상을 위한 무기재료로 실리카(Silica), 열에 의해 경화되어 3차원 경화구조를 형성하는 에폭시수지, 빠른 경화특성을 부여하기 위한 경화제로서의 페놀수지, 유기재료와 무기재료 사이의 결합력을 높이기 위해 커플링제, 카본블랙, 이형성 확보를 위한 왁스(Wax), 착색제(Colorant), 난연제(Flame Retardant)등의 첨가제로 구성되는 복합소재로써 본 연구에서는 에폭시의 유형에 따른 용융 실리카를 주충진재로 하여 각각의 봉지재의 첨가제를 기준으로 할 때 다양한 형태의 친환경 비할로겐계 반응형 난연제를 합성하는 기술을 개발하고 비 할로겐계 및 Sb 계 첨가형 난연제의 혼용 배합을 통해 친환경 EMC용 난연제의 제조기술을 개발하였다. 이들 EMC의 요구특성은 요구특성은 외부환경으로부터 칩 보호, 칩을 전기적으로 절연특성 유지, 칩의 작동시 발생되는 열의 효과적인 방출 특성 유지, 실장(Board Mounting)의 간편성 특성을 확보해야 하는 특성을 지니고 있어 이들 요구특성에 적합한 특성조사가 함께 이루어졌다.

• 전자공학회지
• /
• 제25권11호
• /
• pp.42-50
• /
• 1998

시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.