• 분석과학
• /
• 제11권4호
• /
• pp.1045-1056
• /
• 1998

• 한국세라믹학회:학술대회논문집
• /
• 한국세라믹학회 2000년도 추계총회,초청강연,특별강연,연구발표회
• /
• pp.59.2-59
• /
• 2000

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.6-11
• /
• 2011

반도체 및 LCD 세정공정에 사용된 오존수 속의 용해오존을 분해할 수 있는 시스템을 개발함으로써 향후 고성능-저가격의 반도체, LCD PR 박리 및 세정 공정에 적용할 수 있는 핵심 공정기술을 확보하였다. 이 기술을 적용하면 반도체 웨이퍼 및 LCD 평판의 PR 박리 세정 공정을 보다 빠르고 저렴한 비용으로 수행할 수 있으므로 반도체 및 LCD 공정 생산성의 향상을 꾀할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.850-853
• /
• 2012

반도체 산엽에서 제조공정상의 웨이퍼 가공시에 여러 가지 화학물질을 사용하고 있으며, 제조공정상 유해가스의 발생 빈도수가 높다. 반도체 제품을 생산하기 위한 공정 모니터링 사스템은 관리실에서만 가스 누출여부, 온습도 변화 및 영상을 모니터링 하고 있으며, 관리자가 자리를 비우게 되면, 반도체 제품 생산공정에 발생하는 긴급 상황에 대응하기 어렵다. 본 논문에서는 반도체 공정 모니터링 테스트 베드에서는 반도체 생산 공정의 온도, 습도 및 가스 누출 여부와 같은 주변환경을 모바일에서 모니터링 및 즉각적인 상황 대응이 가능한 공정 모니터링을 연구 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.256-256
• /
• 2010

최근 반도체 공정을 위한 증착이나 식각장비에 있어서 웨이퍼 크기의 증가는 새로운 연구 분야를 발생시켰다. 웨이퍼의 크기가 200 mm에서 300 mm, 450 mm로 커지지만, 같은 특성 혹은 더 좋은 특성을 필요로 하는 플라즈마를 이용하는 진공장비의 기하적 구조는 비례적으로 증가하지 않는다. 이런 이유로 450 mm의 웨이퍼 공정용 장비의 제작에 있어서 진공 부품과 플라즈마 발생 소스는 더 이상 시행착오로 실험하기에는 막대한 돈과 시간, 인력의 투자가 필요하기 때문에 불가능하게 되었다. 이런 시행착오를 줄이기 위함의 일환으로 본 연구에서는 450 mm 웨이퍼 공정용 장비의 챔버 구성에 따른 플라즈마 균일도를 수치 모델링으로 예측했다. 챔버를 구성함에 있어서 baffle의 형상과 위치, 배기 manifold에 따른 유동분포, 플라즈마 균일도를 위한 안테나의 구조 등 중요한 요소들이 많이 존재하지만, 일단 전체적인 챔버의 종횡비가 결정되어야 가능한 일들이다. 첫째, 기판홀더와 챔버 벽면 간의 거리, 기판홀더와 배기구까지의 거리, 기판과 소스와의 거리가 인입되는 가스 분포와 플라즈마 균일도에 가장 큰 영향을 끼칠 것으로 판단된다. 즉, 위의 세 가지 챔버 내부 구조물의 크기 비에 따라 기판 바로 위에서의 플라즈마 균일도가 가장 좋은 디자인을 최적화하는 것이 본 계산의 목적이다. 기판 표면에서의 플라즈마 밀도 균일도는 기판홀더와 벽면과의 거리, 기판과 소스와의 거리가 멀수록, 기판홀더와 배기구와의 거리가 짧을수록 좋아졌으며, 그림과 같이 안테나의 디자인이 4 turn으로 1층인 경우, 두 turn의 안테나만 사용하여 기판표면에서 20~30%의 플라즈마 균일도를 4.7%까지 낮출 수 있었다

• 마이크로전자및패키징학회지
• /
• 제16권4호
• /
• pp.1-4
• /
• 2009

본 연구에서는 실리콘 웨이퍼에 2중 다이싱 공정의 적용이 리드-온-칩 패키지로 조립되는 반도체 디바이스의 T.C. ($-65^{\circ}C$에서 $150^{\circ}C$까지의 온도변화에 지배되는 신뢰성 실험) 신뢰성에 어떠한 영향을 미치는 지를 보여준다. 기존 싱글 다이싱 공정은 웨이퍼에서 분리된 디바이스의 테두리 부위가 다이싱으로 인해 기계적으로 손상되는 결과를 보였으나, 2중 다이싱 공정은 분리된 디바이스의 테두리 부위가 거의 손상되지 않고 보존되는 것을 확인할 수 있었다. 이는 2중 다이싱의 경우 다이싱 동안 웨이퍼의 전면에 도입된 노치부위가 선택적으로 파손되면서 분리된 디바이스의 테두리 부위를 보호하기 때문으로 해석된다. 온도변화 실험을 통해 2중 다이싱 공정의 도입이 단일 다이싱 공정에 비해 T.C. 신뢰성에서도 대단히 좋은 결과를 보인다는 것을 확인할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.306-306
• /
• 2012

사파이어 단결정은 LED 소자의 기판으로 널리 사용되고 있으며 현재 소재 수율을 향상시키기 위하여 6인치 이상의 대구경 웨이퍼를 만들기 위하여 많은 노력을 경주하고 있다. 단결정, 특히 반도체 단결정 웨이퍼에서($00{\cdot}1$), ($11{\cdot}0$) 등의 어떠한 결정학적인 방위(crystallographic orientation)가 표면과 이루는 각도, 즉 표면방위각(off-cut 또는 misorientation angle)의 크기와 방향은 제조된 LED 소자의 물성에 영향을 끼치므로 웨이퍼를 가공할 때 정확하게 컨트롤해야한다. 본 연구에서는 고분해능 X-선을 이용하여 표면이 결정학적 방향과 이루는 면방위각을 정밀하게 결정하는 측정법을 연구하였다. 본 연구에서는 기존의 ASTM 의 측정법과는 다른 원리를 이용하고 웨이퍼의 휨(bending)이나 측정고니오 회전축의 편심과 무관하게 표면방위각을 결정하는 새로운 이론적 모델을 제시하고 그 모델을 적용하여 표면의 수직축이 대구경 사파이어($00{\cdot}1$) 축과 이루는 표면방위각을 정확하게 측정 분석하였다. 그리고 이러한 측정방법의 장점을 이용하여 ASTM의 측정법과 면방위 측정 결과를 비교 분석 하였다. 150 mm 사파이어 웨이퍼를 ASTM의 방법으로 면방위를 측정하였을 때 고분해능 장비에서 회전축 ${\Phi}$의 기준을 다르게 설정함에 따라서 수직/수평 면방위 측정결과가 많은 차이를 보였다. 그러나 본 연구에서 사용한 측정법에서는 이러한 수직/수평 면방위의 값들이 거의 변화하지 않고 일정하게 나타나는 것을 확인 하였으며, 측정한150 mm 사파이어 웨이퍼의 표면방위각은 $0.21^{\circ}$이고 표면각이 나타나는 방향은 웨이퍼의 primary edge 방향으로부터 $1.2^{\circ}$벗어나 있는 방향이었다.

• 한국컴퓨터정보학회논문지
• /
• 제14권10호
• /
• pp.55-61
• /
• 2009

본 연구는 웨이퍼 다이싱 공정의 가공정보들을 수집하여 실시간으로 관리하는 생산시점의 정보관리시스템에 대한 연구이다. 개발한 시스템은 POP용 단말기, 라인 컨트롤러 및 네트웍으로 구성된다. LAN은 상위관리시스템을 연결하며, RS485 네트웍은 하위시스템인 라인 컨트롤러와 단말기를 연결한다. 라인 컨트롤러는 POP 단말기와 서버를 연결하기 위해 사용된다. 웨이퍼의 실시간 가공정보는 기계, 제품, 작업자의 정보발생원들로부터 얻고, 이들은 최적절삭조건을 계산하기 위하여 사용된다. 수집된 정보는 절삭속도, 순수의 여부, 처리 중인 블레이드의 누적 절삭량 및 불량 웨이퍼의 수이다. 상위시스템의 생산계획정보는 웨이퍼 가공공정의 관리를 위해서 현장에 전달되며, 생산결과정보는 현장에서 수집하여 서버로 전달되고 필요한 형태로 정보가 가공되어 공정관리용 정보로 사용된다. 개발한 시스템을 반도체 웨이퍼 가공공정에 적용한 결과, 생산진전상태, 각 기계에 대한 작업시간 및 비작업시간의 해석 및 웨이퍼 불량률의 해석이 가능하며, 이들은 다이싱 공정의 품질 및 생산성 향상을 위한 생산공정 관리정보로 활용할 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.25-30
• /
• 2009

오존을 이용하여 PR 박리에 사용된 에틸렌 카보네이트계 박리 세정제를 재이용할 수 있는 기술에 대하여 연구함으로써 향후 고성능-저가격의 반도체, LCD 제조에서의 PR 박리 및 세정 공정에 적용할 수 있는 핵심 공정기술을 확보하였다. 이 기술을 적용하면 반도체 웨이퍼 및 LCD 평판의 PR 박리 세정을 보다 빠르고 저렴한 비용으로 수행할 수 있으므로 반도체 및 LCD 제작공정의 생산성을 향상시킬 수 있다.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 2002년도 춘계공동학술대회
• /
• pp.293-300
• /
• 2002

반도체 공정은 웨이퍼가 투입되어 완제품이 생산되기까지 수백개의 제고공정을 수개월에 걸쳐 진행해야 하는 매우 복잡하고 긴 공정으로 구성되어 있다. 대부분의 공정들은 먼저가 철저히 통제되는 클린 룸에서 진행되지만 아주 미세한 먼지 하나도 반도체 칩의 성능과 수율 을 저하시키는 요인이 된다. 반도체 칩의 불량은 특정 생산장비에서의 이물질 발생, 생산장비의 잘 못된 파라미터 값 설정 등 다양한 요인에 의해 발생될 수 있으며 불량의 원인을 요인별로 파악하여 신속하게 대처하는 것이 수율 개선의 핵심이 된다. 이를 위해 SPC 시스템, MES 그리고 6-시그마 등의 활용을 통한 다양한 수율개선 노력이 있었으나 공정의 복잡성과 대용량의 수집 데이터로 인해 기존의 통계적 방법이나 엔지니어의 경험적 분석방법으로는 미처 파악하지 못 하는 수율 저하 요인이 상당 수 존재한다. 본 논문은 군집화/분류, 순차패턴 등의 데이터마이닝 기법과 다차원분석(OLAP)도구를 활용하여 수율저하의 원인이 되는 문제공정, 문제장비, 그리고 잘못된 파리미터 값 설정 등을 신속하고 정화하게 파악하여 수율 개선을 지원하는 방법을 소개하며, 반도체Fabrication공정을 대상으로 실제 구현된 수율개선 시스템(Y-PLUS)을 설명한다.