• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2002.11a
• /
• pp.64-68
• /
• 2002

플립칩 공정에서는 반도체 칩과 기판사이의 열팽창계수(CTE : Coefficient of Thermal Expansion)의 차와 외적 충격과 같은 이유로 인해 피로균열(Fatigue crack)이나 치명적인 전기적 결함이 발생하게 된다. 이런 부정적인 요인들로부터 칩을 보호하고 신뢰성을 향상시키기 위해서 플립칩 언더필 공정이 적용되고 있다. 본 연구에서는 기존의 몰딩 공정을 응용한 플립칩 언디필 방법을 소개하였다. 공정 이론과 디바이스를 소개하였으며, 시뮬레이션 및 수식을 통하여 최적의 언더필을 위한 몰더 설계 조건을 구하였다. 그리고 본 연구를 통해 기대되는 공정의 장점을 제시하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.245-245
• /
• 2010

최근에 반도체 소자 및 마이크로머신, 바이오센서 등에 사용되는 미세 부품에 대한 연구 개발이 활발히 진행되고 있다. 미세 부품을 제작하기 위한 MEMS 공정은 대표적으로 화학용액을 이용한 습식식각, 플라즈마를 이용한 건식식각 등이 주를 이룬다. Micro blaster는 경도가 강하고 화학적 내성을 가지며 용융점이 높아 반도체 MEMS 공정에 어려움이 있는 기판을 다양한 형태로 식각 할 수 있는 기계적인 식각 공정 기술이라 할 수 있다. Micro blaster의 식각 공정은 고속의 날카로운 입자가 공작물을 타격할 때 입자의 아래에는 고압축응력이 발생하게 되고, 이 고압축 응력에 의하여 소성변형과 탄성변형이 발생된다. 이러한 변형이 발전되어 재료의 파괴 초기값보다 크게 되면 크랙이 발생되고, 점점 더 발전하게 되면 재료의 제거가 일어나는 단계로 이루어진다. 본 연구에서는 micro blaster 장비를 반도체 MEMS 공정에 적용하기 위한 식각 특성에 관하여 확인하였다. Micro blaster 장비와 식각에 사용한 파우더는 COMCO INC. 제품을 사용하였다. Micro blaster를 $Al_2O_3$ 파우더의 입자 크기, 분사 압력, 기판의 종류, 노즐과 기판과의 간격, 반복 횟수, 노즐 이동 속도 등의 공정 조건에 따른 식각 특성에 관하여 분석하였다. 특히 실제 반도체 MEMS 공정에 적용 가능한지 여부를 확인하기 위하여 바이오 PCR-chip을 제작하였다. 먼저 glass 기판과 Si wafer 기판에서의 식각률을 비교 분석하였고, 이 식각률을 바탕으로 바이오 PCR-chip에 사용하게 될 미세 홀과 미세 채널, 그리고 미세 챔버를 형성 하였다. 패턴을 형성하기 위하여 TOK Ordyl 사의 DFR(dry film photoresist:BF-410)을 passivation 막으로 사용하였다. Micro blaster에 사용되는 파우더의 직경이 수${\mu}m$ 이상이기 때문에 $10\;{\mu}m$ 이하의 미세 채널과 미세홀을 형성하기 어려웠지만 현재 반도체 MEMS 공정 기술로 제작 연구되어지고 있는 바이오 PCR-chip을 직접 제작하여 micro blaster를 이용한 반도체 MEMS 공정 기술에 적용 가능함을 확인하였다.

• ETRI Journal
• /
• v.9 no.1
• /
• pp.125-137
• /
• 1987

반도체 산업에서는 반도체 소자의 고집적도와 고기능화로 인하여 전반적으로 생산설비의 자동화가 급격히 발달함에 따라 생산라인의 관리자동화가 필연적으로 요구되고 있다. 이것은 컴퓨터 network에 의한 콘트롤과 자동운반 시스팀에 의한 공정제어를 실시하기 때문이다. 이러한 시스팀들의 특징은 feed forward, feed back 에 의한 정확한 공정제어와 on line, real time의 데이터 수집, 해석을 한다. 그러나 전반적인 자동화를 실현하려면 웨이퍼의 자동 handling 기술, 고성능 센서의 개발 등이 문제점으로 남아있다.

• Proceedings of the Korean Operations and Management Science Society Conference
• /
• 2000.10a
• /
• pp.118-121
• /
• 2000

본 연구는 반도체 생산에서 제조공기 단축과 생산 능력의 극대화를 동시에 추구하는 스케줄링에 관한 연구이다. 반도체 공정에서의 생산능력은 사진 공정 안에 있는 병목 설비에 의존한다. 본 연구는 사진 공정의 병목 설비인 스테퍼의 효율적인 스케줄링을 생성하여 제조 공기의 단축과 생산량의 최대화를 위한 선형 계획법 모델을 제시하였다.

• ICROS
• /
• v.3 no.2
• /
• pp.6-12
• /
• 1997

현재 국내에서 반도체 장비용 공정제어기의 개발에 관심이 고조되고 있는 시점에서, 본 고에서는 반도체 장비용 공정제어기가 갖추어야 될 구조와 기능을 상용 제품의 기술검토를 통하여 정리해 보고 저자연구실에서 수행되고 있는 연구사례를 소개한다.

• ICROS
• /
• v.4 no.4
• /
• pp.25-30
• /
• 1998

본 고에서는 반도체 생산 장비의 하나인 고속 열처리 공정기를 소개하고, 현재의 기술 동향과 그에 따른 기술발전의 추이를 논의 하였다. 고속 열처리 공정기는 단일 웨이퍼 가공기로서 각각의 웨이퍼가 동일한 환경하에서 가공될 수 있다는 장점 때문에 앞으로 웨이퍼가 대형화되고 다품종 소량생산이 요구되면서 더욱더 주목받게 되고 또한 반도체 생산에 있어서 핵심이 될 장비이다. 따라서 현재 고속 열처리 공정기를 실제 현장에서 널리 사용하지 못하고 있는 큰 이유 중의 하나인 웨이퍼의 온도 균일성 문제를 해결하는 것이 현 시점에서 매우 중요하다. 그리고 여러 챔버를 연결하여 다양한 작업을 일괄적으로 처리할 수 있는 다 챔버 과정으로의 발전도 필요하다고 할 수 있다. 반도체 생산장비의 대다수를 수입에 의존하고 있는 국내 현실을 고려할 때 반도체 생산기술의 국산화는 매우 중요하다. 따라서 차세대 반도체 생산장비로 주목받고 있는 고속 열처리 공정기의 생산기술을 국산화하는 것은 그 의미가 크다고 할 수 있다. 이를 위하여 산업계와 학계의 지속적인 관심과 좋은 연구결과를 기대한다.

• Korean Chemical Engineering Research
• /
• v.46 no.3
• /
• pp.571-580
• /
• 2008

Little attention has been given to semiconductor manufacturing in the chemical engineering and process systems engineering perspective in spite of the fact that it consists of numerous chemical processes. This paper particularly investigates the issues in semiconductor manufacturing supply chain management. From the personal industrial experience and research progresses, relevant research and information will be introduced to address the key issues and challenges. Some remarks for future research challenges are made in the end.

• Proceedings of the Korea Society for Simulation Conference
• /
• 2002.05a
• /
• pp.169-173
• /
• 2002

반도체 공정은 복잡하고 다양한 물리, 화학작용을 수반하며, 폭넓은 데이터 발생 및 관리에도 불구하고 공정진행시 내부 특성의 복잡함 때문에 효율적인 모델링이 어려웠다. 또한 원하는 출력을 얻기 위한 제어입력의 선정도 용이하지 않으므로 현재의 최적공정운영은 전문가의 경험에 의존하여 많은 시행 착오를 거쳐 수행되고 있다. 본 논문에서는 반도체 공정의 최적운영을 위해 다음 세 단계로 나누어 연구를 수행하였다. 첫째, 반도체 공정을 설비를 기반으로 컬러드 페트리 넷을 이용하여 모델링하고 둘째, Run-to-Run control에 기반한 최적공정운영 관리모델을 실험하고 셋째, 지식기반 데이터베이스를 기반으로 하는 지능적인 적응형 공정관리모델(Adaptive Process Control model)의 프레임 웍을 제안한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2015.01a
• /
• pp.297-298
• /
• 2015

반도체 제조 및 FPD제조 공정 중 WAFER 및 GLASS 제품의 상태를 직접적으로 관리하는 기술로서 기존에 널리 사용하고 있는 방법은 CHAMBER의 온도나 상태 등의 설비 컨디션 상태를 관리 모니터링 하는 것이다. 반도체 제조의 공정비용을 최소화하기 위하여 기존 방법과 달리 WAFER 및 GLASS의 온도 상태 등을 직접적으로 모니터링 하는 시스템으로 반도체 FPD제조 공정 중 장비의 개별 특성에 따라 제품의 공정 편차로 인해 발생되는 공정불량을 실시간으로 모니터링함으로서 불량을 최소화 할 수 있는 시스템을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.733-735
• /
• 2002

반도체 CAD기술과 제조기술의 발전으로 인하여 반도체 집적도가 2001년 2002년 각각 0.35, 0.25마이크론 등으로 급속도로 증가하게 되었으며 이러한 집적토의 향상은 기대치 이상의 시스템 성능 향상을 이룩할 수가 있었다. 그러나 피할 수 없는 제조 공정의 변화와 불완전성으로 인하여 칩 크기에 제한이 따르게 되며 그 이상의 크기에서는 상용화가 불가능할 정도로 수율(Yield)이 현저하게 감소하게 된다. 기존의 대부분 연구가 반도체의 생산 공정의 관점에서 준비되어 활용되는 통계 자료에 근거한 경험의 축적이었다. 그런 연유로, 단지 반도체 생산 부분의 자료에만 치중하다보니 실지 반도체 수율에 가장 큰 영향의 요소인 랜덤 디펙트(random defect) 수율을 고려하지 못하는 치명적인 결점이 있다. 본 연구는 반도체 수율 분석과 수율을 증진시키기 위하여 설계된 도면 중 레이아웃에 해당하는 도면을 입력으로 하여, 반도체 생산 설비 즉 공정의 상태나 변수를 모델링하여 이를 수율 예측을 위한 기분 자료로 사용한다. 즉, 설계 단계에서 수율을 예측함으로써 과거 64M DRAM의 초기 단계에서의 수율과 같은 문제점을 해결할 수 있는 방안을 제시할 뿐 아니라, 비 메모리 칩의 수율을 설계단계에서 제공하는 역할을 한다.