• 제목/요약/키워드: 박형기판

검색결과 82건 처리시간 0.024초

초 박형 실리콘 칩을 이용한 유연 패키징 기술 (Flexible packaging of thinned silicon chip)

  • 이태희;신규호;김용준
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2003년도 기술심포지움 논문집
    • /
    • pp.177-180
    • /
    • 2003
  • 초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 특성을 살펴보았다. 초 박형 실리콘칩$(t<30{\mu}m)$은 표면손상의 가능성을 배제하기 위해 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{(R)}$에 바로 실장 되었다. 실리콘칩과 $Kapton^{(R)}$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이룰 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적다. 따라서 연성회로 기관을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽임이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

  • PDF

공정 단계에 따른 박형 Package-on-Package 상부 패키지의 Warpage 특성 분석 (Warpage Characteristics Analysis for Top Packages of Thin Package-on-Packages with Progress of Their Process Steps)

  • 박동현;정동명;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제21권2호
    • /
    • pp.65-70
    • /
    • 2014
  • 박형 package-on-package의 상부 패키지에 대하여 PCB 기판, 칩본딩 및 에폭시 몰딩과 같은 공정단계 진행에 따른 warpage 특성을 분석하였다. $100{\mu}m$ 두께의 박형 PCB 기판 자체에서 $136{\sim}214{\mu}m$ 범위의 warpage가 발생하였다. 이와 같은 PCB 기판에 $40{\mu}m$ 두께의 박형 Si 칩을 die attach film을 사용하여 실장한 시편은 PCB 기판의 warpage와 유사한 $89{\sim}194{\mu}m$의 warpage를 나타내었으나, 플립칩 공정으로 Si 칩을 PCB 기판에 실장한 시편은 PCB 기판과 큰 차이를 보이는 $-199{\sim}691{\mu}m$의 warpage를 나타내었다. 에폭시 몰딩한 패키지의 경우에는 DAF 실장한 시편은 $-79{\sim}202{\mu}m$, 플립칩 실장한 시편은 $-117{\sim}159{\mu}m$의 warpage를 나타내었다.

초 박형 실리콘 칩을 이용한 유연 패키징 기술 및 집적 회로 삽입형 패키징 기술 (Flexible and Embedded Packaging of Thinned Silicon Chip)

  • 이태희;신규호;김용준
    • 마이크로전자및패키징학회지
    • /
    • 제11권1호
    • /
    • pp.29-36
    • /
    • 2004
  • 초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 거동을 살펴보았다. 초박형 실리콘 칩(t<30$\mu\textrm{m}$)은 표면손상의 가능성을 배제하기 위해 KOH및 TMAH둥을 이용한 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{Kapton}$에 바로 실장 되었다. 실리콘칩과 $Kapton^\circledR$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이를 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적어서 연성회로 기판을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽입이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

  • PDF

박형 기판을 사용한 Package-on-Package용 상부 패키지와 하부 패키지의 Warpage 분석 (Warpage Analysis for Top and Bottom Packages of Package-on-Package Processed with Thin Substrates)

  • 박동현;신수진;안석근;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제22권2호
    • /
    • pp.61-68
    • /
    • 2015
  • 박형 package-on-package의 상부 패키지와 하부 패키지에 대하여 에폭시 몰딩 컴파운드(EMC)에 따른 warpage 특성을 분석하였다. 또한 동일한 EMC로 몰딩한 패키지들의 warpage 편차를 측정하고 박형 상부 기판과 하부 기판 자체의 warpage 편차를 측정함으로서, 박형 패키지에서 warpage 편차를 유발하는 원인을 분석하였다. 박형 기판을 사용한 상부 및 하부 패키지에서는 기판 자체의 큰 warpage 편차에 기인하여 EMC의 물성이 패키지의 warpage에 미치는 영향을 규명하는 것이 어려웠다. EMC의 몰딩 면적이 $13mm{\times}13mm$로 기판($14mm{\times}14mm$)의 대부분을 차지하는 상부 패키지에서는 온도에 따른 warpage의 변화 거동이 유사하였다. 반면에 EMC의 몰딩 면적이 $8mm{\times}8mm$인 하부 패키지의 경우에는 (+) warpage와 (-) warpage가 한 시편에 모두 존재하는 복합적인 warpage 거동에 기인하여 동일한 EMC로 몰딩한 패키지들에서도 상이한 온도-warpage 거동이 측정되었다.

디스플레이용 플라스틱 기판의 현황 (Plastic Substrates for Flexible Display)

  • 김기현;서경수
    • 전자통신동향분석
    • /
    • 제21권5호통권101호
    • /
    • pp.129-140
    • /
    • 2006
  • 정보화의 심화 및 대중화에 따라서 다양한 정보를 시각화하여 인간에게 전달하는 디스플레이로서 장소, 시간에 구애됨이 없으면서 초경량, 저전력의 얇고, 종이처럼 가볍고 유연한 플렉시블 디스플레이가 최근 학문적, 산업적으로 많은 주목을 받고 있다. 플렉시블 디스플레이를 구현하기 위해서는 플렉시블 기판(박형 유리, 메탈호일, 플라스틱), 저온 공정용 유기, 무기 소재, 플렉시블 일렉트로닉스, 봉지 그리고 패키징 기술 등이 복합적으로 필요하다. 이중에서 플렉시블 기판은 플렉시블 디스플레이의 성능, 신뢰성, 가격을 결정하는 가장 중요한 부품으로 인식되고 있다. 플렉시블 기판 중에서는 플라스틱 기판이 가공의 용이성, 저 중량(유리의 1/2), 연속 공정의 적합성 등으로 인해서 광범위하게 적용이 검토되고 있다. 본 고에서는 디스플레이용 플라스틱 기판의 최근 산업적, 기술적 동향에 관해서 설명한다.

인쇄회로기판 $B^2it$(Buried Bump Interconnection Technology) 구조의 열적-기계적 거동특성 해석 (Thermo-mechanical Behavior Characteristic Analysis of $B^2it$(Buried Bump Interconnection Technology) in PCB(Printed Circuit Board))

  • 조승현;장태은
    • 마이크로전자및패키징학회지
    • /
    • 제16권2호
    • /
    • pp.43-50
    • /
    • 2009
  • 최근 인쇄회로기판(PCB)의 제품트랜드는 박형화, 고밀도화로 대표되지만 휨(Warpage) 억제, 신뢰성확보와 같은 기술적 난제로 인해 박형화와 고밀도화에 많은 제약을 받고 있다. $B^2it$(Buried Bump Interconnection Technology) 공법은 기판의 핵심공정 중 하나인 드릴링 공정이 생략되어 인쇄회로기판을 낮은 제조비용으로 박형화할 수 있는 기술로 개발되고 있다. 본 논문은 $B^2it$공법이 적용된 인쇄회로기판의 열적-기계적 거동특성을 유한요소해석(FEA)을 통해 고찰한 논문으로서 패키징레벨에서 방열효과와 신뢰성 등에 벙프의 재료, 형상 등이 미치는 영향 등을 분석하였다. 해석결과에 의하면 $B^2it$공법이 적용한 인쇄회로기판은 기존 비아구조를 가진 인쇄회로기판에 비해 칩에서 발생하는 열의 확산이 신속하고 패키징의 휨을 억제하는데도 유리하며 칩에서 발생하는 응력도 낮추지만 솔더-조인트의 응력은 증가시키게 된다. 따라서 패키징의 신뢰성을 향상시키기 위해서는 범프의 형상, 재료 등을 패키징을 구성하고 있는 모든 요소들을 고려하여 최적화하는 것이 필요하다.

  • PDF

사파이어 기판에 sub-micron급 패터닝을 위한 나노 임프린트 리소그래피 공정

  • 박형원;변경재;홍은주;이헌
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 2009년도 춘계학술발표대회
    • /
    • pp.50.2-50.2
    • /
    • 2009
  • 사파이어는 질화물계 광전자소자 제작 시 박막 성장 기판으로 주로 사용되어 최근 그 중요성이 부각되고 있다. 특히 미세 패턴이 형성된 사파이어 기판을 이용하여 질화물계 발광다이오드 소자를 제작하면 빛의 난반사가 증가하여 광추출효율에 큰 개선이 나타난다. 또한 사파이어는 화학적 안정성이 뛰어나고, 높은 강도를 지녀 나노임프린트 등 여러 가지 패터닝 공정에서 패턴 형성 몰드로도 응용될 수 있다. 그러나 이와 같은 사파이어의 화학적 안정성으로 인하여 sub-micron 크기의 미세 패턴을 형성하기 힘들며, 현재 사파이어의 패턴은 micron 크기로 제한되어 사용되고 있다. 본 연구에서는 나노임프린트 리소그라피(NIL)를 사용하여 사파이어 웨이퍼의 c-plane위에 sub-micron 크기의 hole 패턴 및 pillar 패턴을 형성하였다. 우선 Hole 패턴을 형성하기 위해 사파이어 기판 위에 금속 hard mask 패턴을 UV 임프린트 공정과 etch 공정을 통해 형성하였다. 그리고 이 금속 패턴을 mask로 사파이어를 ICP 식각을 하여 hole 패턴을 형성하였다. 또한 Pillar 패턴을 형성하기 위해 lift-off 공정을 이용하여 금속 마스크 패턴을 형성하였고 이를 ICP 식각을 통해 사파이어 기판 위에 pillar 패턴을 형성하였다.

  • PDF

박형 기판의 사면 접합 공정 및 인장 특성 평가 (Scarf Welding of Thin Substrates and Evaluation of the Tensile Properties)

  • 강범석;나지후;고명준;손민정;고용호;이태익
    • 마이크로전자및패키징학회지
    • /
    • 제30권3호
    • /
    • pp.102-110
    • /
    • 2023
  • 본 연구에서는 플렉서블 레이저 투과 용접 (flexible laser transmission welding, f-LTW)을 이용한 박형 기판의 사면 접합 (scarf welding) 공정을 개발하였다. 플렉서블 응용을 위해 경사면의 기울기에 따른 인장 강도의 거동을 조사하였다. 박형 기판으로써 100 ㎛ 이하 두께의 플라스틱 기판이 사용되었으며, 사면 접합을 위해서 기판의 말단에 경사면을 형성하는 지그 장치를 개발하였다. 플렉서블 고분자 기판에 대한 경사면 맞대기 접합을 개발함으로써 공정 후 접합부 두께가 증가하지 않는 유연 접합 기술 개발에 성공하였다. 단축 인장시험을 통해 접합부의 인장 강도를 평가하였으며, 그 결과 경사면의 기울기가 완만할수록 인장 강도가 증가함을 확인하였다. 경사각에 따른 접합 계면에서의 응력 분석을 수행하여 접합 구조 설계 인자를 규명하였다. 본 결과는 동일한 공정 조건에서 접합부의 형상에 따라서 인장 강도가 크게 달라질 수 있음을 시사하므로 접합 공정에서 접합부 형상을 고려하는 것에 대한 중요성을 확인할 수 있다.