• Journal of the Korean Vacuum Society
• /
• v.19 no.2
• /
• pp.134-140
• /
• 2010

We have investigated the contactless electroreflectance (CER) properties of $In_{0.5}(Ga_{1-x}Al_x)_{0.5}P$/GaAs double heterostructures grown by metal-organic chemical vapour deposition (MOCVD). The CER measurements on the sample were studied as a function of temperature, modulation voltage ($V_{ac}$), and dc bias voltage ($V_{bias}$). Five signals observed at room temperature are related to the GaAs, $In_{0.5}Ga_{0.5}P$, $In_{0.5}(Ga_{0.73}Al_{0.27})_{0.5}P$, $In_{0.5}(Ga_{0.5}Al_{0.5})_{0.5}P$, and $In_{0.5}(Ga_{0.2}Al_{0.8})_{0.5}P$ transitions, respectively. From the temperature dependence of CER spectrum, the Varshni coefficients and broadening parameters were determined and discussed. In addition, we found that the behavior of the CER amplitude for the reverse bias is larger than that of the forward.

• 한국신재생에너지학회:학술대회논문집
• /
• 2005.11a
• /
• pp.666-666
• /
• 2005

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2003.10a
• /
• pp.74-75
• /
• 2003

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.10
• /
• pp.25-34
• /
• 2002

In this paper, silicidation induced Schottky contact area was obtained using the current voltage(I-V) characteristics of shallow cobalt silicided p+-n and n+-p junctions. In reverse bias region, Poole-Frenkel barrier lowering influenced predominantly the reverse leakage current, masking thereby the effect of Schottky contact formation. However, Schottky contact was conclusively shown to be the root cause of the modified I-V behavior of n+-p junction in the forward bias region. The increase of leakage current in silicided n+-p diodes is consistent with the formation of Schottky contact via cobalt slicide penetrating into the p-substrate or near to the junction area and generating trap sites. The increase of reverse leakage current is proven to be attributed to the penetration of silicide into depletion region in case of the perimeter intensive n+-p junction. In case of the area intensive n+-p junction, the silicide penetrated near to the depletion region. There is no formation of Schottky contact in case of the p+-n junction where no increase in the leakage current is monitored. The Schottky contact amounting to less than 0.01% of the total junction was extracted by simultaneous characterization of forward and reverse characteristics of silicided n+-p diode.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.162-162
• /
• 2017

AlCrN 코팅은 높은 경도, 낮은 표면 조도 등의 상온에서의 우수한 기계적 특성 이외에 고온에서 안정한 합금상의 형성으로 인하여 우수한 내열성을 보이는 코팅이며, Si을 첨가하여 나노복합구조를 갖는 AlCrSiN 코팅은 고경도 특성을 나타내는 나노결정립과 고내열성을 나타내는 $Si_3N_4$ 비정질이 동시에 존재함으로써 뛰어난 고온 특성까지 보유하여 공구 코팅으로의 적용 가능성이 크다. 본 연구에서는, 가혹화된 공구사용 환경 대응 하는 더욱 우수한 내마모성 및 내열성을 보이는 코팅막을 개발하기 위해 AlCrN/AlCrSiN 이중층 코팅을 합성하였다. 합성된 코팅의 구조 및 물성을 분석하기 위해 field emission scanning electron microscopy(FE-SEM), nano-indentation, atomic force microscopy(AFM) 및 ball-on-disk wear tester를 사용하였다. 내열성을 확인하기 위하여 코팅을 furnace에 넣어 500, 600, 700, 800, 900도에서 30분 동안 annealing한 후에 nano-indentation을 사용하여 경도를 측정을 하였다. 5:5, 7:3, 9:1의 두께 비율로 AlCrN/AlCrSiN 이중층 코팅을 합성하였으며 모든 코팅의 두께는 $3{\mu}m$로 제어되었다. AlCrN 코팅층의 두께가 증가할수록, 이중층 코팅의 경도 및 내마모성은 점차 향상되었지만 코팅의 밀착력은 감소하였다. 일반적으로 AlCrN 코팅은 상대적으로 높은 잔류응력을 갖고 있으므로, AlCrN 층의 두께비율이 증가함에 따라 코팅내의 잔류응력이 높아져 코팅의 경도는 증가하고 밀착특성은 낮아진 것으로 판단된다. AlCrSiN 상부층 공정시 기판 바이어스 전압을 -50 ~ -200V 로 증가시키면서 이중층 코팅을 합성하였다. XRD 분석 결과, 공정 바이어스 전압이 증가함에 따라 AlCrSiN 상부층은 점차 비정질화 되었고, 코팅의 경도와 표면 특성이 향상되는 것을 확인하였다. 이러한 특성 향상은 높은 바이어스 인가가 이온 충돌효과의 증가를 야기시켰으, 이로 인해 치밀한 코팅층 합성에 의한 결과로 판단된다. AlCrN/AlCrSiN 이중층 코팅을 어닐링 한 후 경도 분석 결과, -150, -200V에서 합성한 코팅은 900도 이상에서 26GPa 이상의 높은 경도를 보인 것으로 보아 우수한 내열성을 갖는 것으로 확인 되었다. 이는 AlCrSiN 상부층의 높은 Si 함량 (11at.%) 으로 인한 충분한 $Si_3N_4$ 비정질상의 형성과, 고바이어스 인가로 인한 AlCrN 결정상과 $Si_3N_4$ 비정질상의 고른 분배가 코팅의 내열성을 향상시키는데 기여를 한 결과로 판단된다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.6
• /
• pp.87-96
• /
• 1999

For analog optical transmission of narrow-band microwave signal, a novel all-optical linearization technique of electro-absorption (EA) optical modulator by using dual modulation scheme is proposed and theoretically investigated. By using the dual modulation scheme where the sub-modulator has a different length, DC bias and band-gap wavelength, the DC bias operation point where the third-order intermodulation products of ~30dB and the following increase of spurious free dynamic range (SFDR) of ~20dB wave achieved in sub-octave narrow band operation.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.45 no.12
• /
• pp.1-6
• /
• 2008

In this paper, bias control circuit structure have been employed to improve the power added efficiency of the CMOS class-E power amplifier on low input power level. The gate and drain bias voltage has been controlled with the envelope of the input RF signal. The proposed CMOS class-E power amplifier using bias controlled circuit has been improved the PAE on low output power level. The operating frequency is 2.14GHz and the output power is 22dBm to 25dBm. In addition to, it has been evident that the designed the structure has showed more than a 80% increase in PAE for flatness over all input power level, respectively.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.16 no.4 s.95
• /
• pp.345-350
• /
• 2005

An X-band push-push VCO for low cost applications is proposed. The designed push-push oscillator achieves a wide tuning range in the X-band by the collector bias tuning instead of extra varactor diodes. The measurement shows a wide tuning bandwidth of $900\;\cal{MHz}\;from\;10.9\;\cal{GHz}\;to\;11.8\;\cal{GHz}$ with a drain bias voltage varying from 4 to 9 V, excellent fudamental suppression of $-30\;\cal{dBc}$ and good phase noise of $-115\;\cal{dBc/Hz}\;@\;1\;\cal{MHz}$ offset.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.23 no.10
• /
• pp.45-51
• /
• 2009

The single phase buck-boost DC-AC inverter generates an alternating output voltage as the differential voltage of two DC-DC individual buck-boost converters. Two converters are driven with DC-biased and $180[^{\circ}]$ phase-shifted sinusoidal references. The peak value of the inverter alternating output voltage does not depend on the direct input voltage. In this paper, single phase buck-boost DC-AC inverter is designed and implemented on a prototype with digital controller using a microcontroller.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.195-195
• /
• 2011

플라즈마를 이용한 반도체 이온 주입 공정(Plasma Immersion Ion Implantation)에서 이온 도즈량(DOSE) 측정은 공정 신뢰성 및 재현성 확보를 위해 중요하다. 본 연구에서는 도즈량 측정을 위해 패러데이컵과 같이 측정 장비를 챔버에 직접 삽입 시키지 않고 챔버 외부에서 이온 주입을 위한 바이어스 전극의 직류 펄스 전압 및 전류 신호 측정을 통해 실시간으로 도즈량을 추출하는 방법을 개발하였다. 펄스 전압 신호에서 전압 신호 상승, 하강 시간에 의해 발생된 변위 전류와 플라즈마 발생 소스의 RF잡음등을 제거한 후 이온 포격으로 인한 2차 전자 방출 계수를 고려하여 펄스 동작 기간 추출을 통해 실시간으로 측정하는 알고리즘을 구현하였다.