• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.92-92
• /
• 2000

Ni을 coating 하지 않은 Si 기판에 바이어스를 인가하여 기존의 아이아몬드 결정입자가 아닌 탄소 튜브와 유사한 whisker 형태의 탄소 막을 Hot filament CVD 법으로 증착하였다. 제작된 시료는 SEM, Raman, 그리고 XRD로 형상과 성분, 그리고 결정구조를 분석하여 전계 방출 소자로 이용하기 위한 기본적인 전계방출 특성을 조사하였다. Raman 스펙트럼에 의한 조사 결과 whisker의 구성성분은 비정질 흑연임을 확인하였다. 증착 시 바이어스 전압이 높아짐에 따라 whisker의 형태가 가늘고 길어지는 경향을 보였으며 CH4 농도와 기판 온도가 증가할수록 whisker의 지금이 커지는 현상을 나타내었다. 방출전류밀도는 가늘고 긴 whisker 일수록 증가하는 경향을 나타내었다. 또한 NH3를 첨가한 결과 매우 뾰족한 원뿔의 형태로 증착되었으며 구동전압이 2 V/$\mu$m의 낮은 값을 나타내었다. 따라서 whisker를 전계 방출 소자로 사용할 경우 구성성분이 흑연이며 그 형태가 침상 또는 원뿔이므로 구동전압이 낮아지고 방출 전류가 증가하는 등 향상된 전계 방출 특성을 나타내었다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.35D no.12
• /
• pp.41-47
• /
• 1998

We propose a new high speed and low power SOI inverter with dynamic threshold voltage that can operate with efficient body-bias control and free supply voltage. The performance of the proposed circuit is evaluated by both the BSIM3SOI circuit simulator and the ATLAS device simulator, and then compared with other reported SOI circuits. The proposed circuit is shown to have excellent characteristics. At the supply voltage of 1.5V, the proposed circuit operates 27% faster than the conventional SOI circuit with the same power dissipation.

• Journal of the Korean Magnetics Society
• /
• v.15 no.6
• /
• pp.332-335
• /
• 2005

Output voltage of the flux-meter has always drift due to the input bias current of non-ideal operational amplifier. In this study we have employed a digital sample and hold amplifier which has no voltage drop to compensate drift of the flux-meter automatically. The drift of the developed flux-meter was smaller than $5{\times}10^{-8}\;Wb/s$ for the integration time constant of $RC=10^{-3}$ s.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.5 no.1
• /
• pp.157-165
• /
• 2001

We analyzed the electrical characteristics of platinum silicide schottky junction to develope the voltage swing in Integrated Schottky Logic gates, and simulated the characteristics with the programs in this junctions. Simulation programs for analytic characteristics are the Medichi tool for device structure, Matlab for modeling and SUPREM V for fabrication process. The silicide junctions consist of PtSi and variable silicon substrate concentrations in ISL gates. Input parameters for simulation characteristics were the same conditions as process steps of the device farications process. The analitic electrical characteristics were the turn-on voltage, saturation current, ideality factor in forward bias, and has shown the results of breakdown voltage between actual characteristics and simulation characteristics in reverse bias. As a result, the forward turn-on voltage, reverse breakdown voltage, barrier height were decreased but saturation current and ideality factor were increased by substrates increased concentration variations.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.8 no.10
• /
• pp.1477-1483
• /
• 2013

This paper proposes a low-voltage current-mode integrator for a continuous-time current-mode baseband channel selection filter. The low-voltage current-mode linear cascode integrator is introduced to offer advantages of high current gain and improved unity-gain frequency. The proposed current-mode integrator has fully differential input and output structure consisting of CMOS complementary circuit. Additional cascode transistors which are operated in linear region are inserted for bias to achieve the low-voltage feature. Frequency range is also controllable by selecting proper bias voltage. From simulation results, it can be noticed that the implemented integrator achieves design specification such as low-voltage operation, current gain, and unity gain frequency.

• Proceedings of the Korean Radioactive Waste Society Conference
• /
• 2005.06a
• /
• pp.78-79
• /
• 2005

• Korean Journal of Materials Research
• /
• v.7 no.4
• /
• pp.322-329
• /
• 1997

ECR 마이크로 플라즈마 CVD법에 의하여 단결정 Si기판위에서 대면적에 걸쳐 방향성을 가진 다이아몬드박막을 성공적으로 성장시키고, 막 증착공정을 바이어스처리 단계와 성막단계의 2단계로 나누어 실시할 때 바이어스처리 단계에서 여러 공정 매개변수들이 다리아몬드 핵생성밀도에 미치는 효과에 관하여 조사하였다. 기판온도$600^{\circ}C$, 압력 10Pa, 마이크로파 전력 3kW, 기판바이어스 +30V의 조건으로 바아어스 처리할 때, 핵생성에 대한 잠복기간은 5-6분이며, 핵생성이 완료되기 까지의 시간은 약 10분이다. 10분 이후에는 다이아몬드 결정이 아닌 비정질 탄소막이 일단 형성된다. 그러나 성장단계에서 이러한 비정질 탄소막은 에칭되어 제거되고 남아있는 다이다몬드 핵들이 다시 성장하게 된다. 또한 기판온도의 증가는 다이아몬드 막의 결정성을 높이고 핵생성 밀도를 증가시키는 데에 별로 효과가 없다. ECR플라즈마 CVD법에서 바이어스처리 테크닉을 사용하면, 더욱 효과적임을 확인하였다. 총유량 100 sccm의 CH$_{3}$OH(15%)/He(85%)계를 사용하여 가스압력 10Pa, 바이어스전압 +30V마이크로파 전력 3kW, 온도 $600^{\circ}C$의 조건하에서 40분간 바이어스처리한 다음 다이아몬드막을 성장시켰을 때 일시적으로나마 제한된 지역에서 완벽한 다이아몬드의 에피성장이 이루어졌음을 SEM으로 확인하였다. 이것은 Si기판상에서의 다이아몬드의 에피성장이 가능함을 시사하는 것이다. 그밖에 라만분광분석과 catodoluminescence 분석에 의한 다이아몬드의 결정질 조사결과와 산소방전 및 수소방전에 의한 챔버벽의 탄소오염효과 등에 관하여 토의하였다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2004.08a
• /
• pp.37-40
• /
• 2004

본 논문에서는 $0.35{\mu}m$ CMOS공정을 이용하여 2.5 Gbps로 동작하는 LD(Laser Diode) 구동기를 설계하였다. 전기 신호를 광 신호로 변환시켜 주는 레이저 다이오드(LD)를 동작시키기 위해서는 LD 구동기가 필요하게 되며, LD 구동기는 크게 LD 문턱전류 이상의 전류를 공급하기 위한 바이어스부와 바이어스 전류를 기반으로 전기신호를 광신호로 변조하는 변조부로 나뉘어 진다. 설계한 LD 구동기는 LD의 등가회로를 이용하여 모의실험 과정을 거쳤으며, MOSFET의 GATE단에 안정된 입력전압을 인가함으로써 안정된 바이어스 전류의 공급을 꾀하였다. 디자인된 LD 구동기는 11 mA 정도의 바이어스 전류를 공급하여 주었으며, 4 mA 정도의 변조전류를 공급한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.177-177
• /
• 2013

디스플레이 화소 스위치 소자로 수소화된 비정질 실리콘 박막 트랜지스터를 금속 산화물 반도체 박막 트랜지스터(thin film transistor, TFT)로 대체하기 위한 연구가 활발히 진행되고 있다. 금속 산화물 중에서 박막 트랜지스터의 활성층으로 응용이 가능한 가장 대표적인 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 산소(O) 화합물인 InGaZnO이다. InGaZnO TFT의 전기적 특성은 비정질 실리콘보다 우수한 것으로 확인이 되었지만, 소자의 신뢰성은 아직까지 해결해야 할 문제로 남아있다. 본 연구에서는 InGaZnO TFT를 제작하여 게이트 바이어스와 빛을 소자에 동시에 인가했을 때 발생하는 소자의 열화현상을 분석하였다. 다양한 채널 폭과 길이를 갖는 InGaZnO TFT를 제작하고 동시에 활성층의 구조를 두가지로 제작하였다. 첫번째는 활성층의 폭이 소오스/드레인 전극 폭보다 넓은 구조(active wide, AW)이고 두번째는 활성층의 폭이 소오스/드레인 전극 폭보다 좁은 구조(active narrow, AN) 구조이다. 이들 소자에 대해 +20 V의 게이트 바이어스와 빛을 동시에 인가하여 10000초 후의 소자 특성을 초기 특성과 비교하였을 때는 열화가 거의 발생하지 않았다. 반면 -20 V의 게이트 바이어스와 빛을 동시에 인가하여 10000초 후의 소자 특성을 초기 특성과 비교하면 전달특성 곡선이 음의 게이트 전압 방향으로 이동함과 동시에 문턱전압이하의 동작 영역에서 전달특성 곡선의 hump가 발생하였다. 이 hump 특성은 AW 구조의 소자와 AN 구조의 소자에서 나타나는 정도가 다름을 확인하였다. 이러한 열화 현상의 원인으로 음의 게이트 바이어스와 빛이 동시에 인가될 경우 InGaZnO 박막 내에는 활성층 내에 캐리어 밀도를 증가시키는 donor type의 defect가 발생하는 것으로 추정할 수 있었다. 추가적으로 활성층의 테두리 영역에서는 이러한 defect의 발생이 더 많이 발생함을 알 수 있었다. 따라서, 활성층의 테두리 영역이 소오스/드레인 전극과 직접 연결이 되는 AN 구조에서는 hump의 발생정도가 AW 구조보다 더 심하게 발생한 것으로 분석되었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.3 no.1
• /
• pp.229-234
• /
• 1999

We analyzed the reliability characteristics in platinum schottky diodes with variations of n-type silicon substrates concentrations and temperature variations of measurements. The parameters of reliability measurement analysis are saturation current. turn-on voltage and ideality factor in the forward bias, the breakdown voltage in the reverse bias with device shapes. The shape of devices are square type and long rectangular type for edge effect. As a result, we analyzed that the forward turn-on voltage, barrier height, dynamic resistance and reverse breakdown voltage were decreased but ideality factor and saturation current were increased by increased concentration in platinum and n-silicon junction parts. In measurement temperature(RT, $50^{\circ}C$, $75^{\circ}C$), the extracted electrical parameter values of reliability characteristics were increased at the higher temperature under the forward and reverse bias. The long rectangular type devices were more decreased than the square type in reverse breakdown voltage by tunneling effects of edge part.