• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.566-566
• /
• 2013

종래의 흑연 위주 연료전지 분리판에서 최근 고분자 전해질 막 연료전지가 높은 전력, 낮은 작동 온도로 자동차 산업에서 상당한 주목을 받고 있다. 분리판의 기술적 요구사항은 높은 전기 전도도, 높은 내식성, 가스 밀봉성, 경량성, 가공성, 저비용 등이다. 후보 물질로는 전기 전도성을 갖는 질화물계가 고려되고 있다. 기판으로는 스테인레스강이 가장 유력하며 Fe에 첨가된 Ni, Cr이 존재하므로 Cr 또는 CrN를 박막의 형태로 전자빔 증발법, 마그네트론 스퍼터링법으로 고속 증착하려는 시도가 있었다. 본 연구에서는, 스테인리스 강박(0.1 mm 이하)에 보호막으로 CrN을 선택하고 고속, 고품질증착을 위해서 새로운 방법인 스퍼터 승화법을 개발하였다. 박막의 품질을 개선할 수 있는 고밀도 유도 결합 플라즈마 영역 내에 Cr 소스를 직류 바이어스 함으로써 가열 및 스퍼터링이 일어나도록 하였다. 5 mTorr의 Ar 유도 결합 플라즈마를 2.4 MHz, 500 W로 유지하면서 직류 바이어스 전력을 30 W (900 V, 0.02 A) 인가하고, $N_2$의 유량을 0.5, 1.0, 1.5 SCCM로 변화를 주어 반응성 증착 공정의 결과로 얻어지는 CrN 박막의 특성을 분석하였다. N2의 유량이 증가할수록 $Cr_2N$이 감소하고, CrN이 증가하는 것을 확인하였다. 또한 부식성과 접촉저항을 측정하였다. 부식 전위는 N20 SCCM 보다 모두 상승하는 것을 확인하였고, $N_21$ SCCM에서 부식 전류 밀도가 2.097E-6 (at 0.6V) $A/cm^2$로 나타났다. 접촉저항 에서는 시료 당 3군데(top, center, bottom)를 측정하였다. 전기전도도 측면에서 가장 좋은 결과는 $N_21$ SCCM 일 때 $28.8m{\Omega}{\cdot}cm^2$의 접촉저항을 갖는 경우였다. 미국 에너지성의 기준은 부식 전류밀도 1.E-6 $A/cm^2$이하, 접촉 저항 $0.02{\Omega}m^2$이므로 매우 근접한 결과를 보이고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.75-75
• /
• 2000

플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 양질의 Si3N4 금속-유전막-금속(Metal-Insulator-Metal, MIM) 커페시터를 구현하였다. Fig.1에 나타낸 바와 같이 p형 실리콘 웨이퍼의 열 산화막 위에 1%의 실리콘을 함유하는 알루미늄을 스퍼터링으로 증착하여 전극을 형성하고 두 전극사이에 Si3N4 박막을 증착하여 MIM구조의 박막 커패시터를 제조하였다. Si3N4 유전막은 150Watt의 RF 출력하에서 반응 가스 N2/SiH4/NH3를 각각 300/10/80 sccm로 흘려주어 전체 압력을 1Torr로 유지하면서 40$0^{\circ}C$에서 플라즈마 화학증착법을 이용하여 증착하였으며, Al과 Si3N4 층의 계면에는 Ti과 TiN을 스퍼터링으로 증착하여 확산 장벽으로 이용하였다. 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 유전 특성의 차이점을 미세구조 측면에서 이해하기 이해 극판과 유전막의 단면 미세구조를 투과전자현미경(Transmission Electron Microscope, TEM)을 이용하여 분석하였다. 유전체인 Si3N4 와 전극인 Al의 계면반응을 억제시키기 위해 TiN을 확산 장벽으로 사용한 결과 MIM커패시터의 전극과 유전체 사이의 계면에서는 어떠한 hillock이나 석출물도 관찰되지 않았다. Fig.2와 같은 커패시턴스의 전류-전압 특성분석으로부터 양질의 MIM커패시터 특성을 f보이는 Si3N4 의 최소 두께는 500 이며, 그 두께 미만에서는 대부분의 커패시터가 전기적으로 단락되어 웨이퍼 수율이 낮아진다는 사실을 알 수 있었다. TEM을 이용한 단면 미세구조 관찰을 통해 Si3N4 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.10
• /
• pp.2237-2246
• /
• 2012

A bias circuit required for an oral sensor is manufactured inside the oral sensor chip to reduce its size and cost. The proposed DC-DC converter supplies the required reference and bias currents for their corresponding regulators by using IREF of the reference current generator. Their target voltages of the voltage regulators are regulated by the negative mechanism by generating their reference voltages required for their corresponding regulators. In addition, a constant current IB0/IB1 is supplied by being mirrored by a current mirror ratio and then VREF is generated. It is confirmed by measurements that the average volatge, ${\sigma}$, and $4{\sigma}$ of the designed DC-DC converter for intra oral sensors with a $0.18{\mu}m$ X-ray CMOS process are within their required ranges. And the line-pair pattern image shows a high-resolution characteristic without blurring. Also, a good oral image can be obtained.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.49 no.6
• /
• pp.18-24
• /
• 2012

This paper reports the test results of a 50MHz/s 10 bits DAC developed with $0.18{\mu}m$ CMOS process for the wireless sensor network application. The 10bits DAC, not likely a typical segmented type, has been designed as a current driving type with double step thermometer decoding architecture in which 10bits are divided into 6bits of MSB and 4bits of LSB. MSB 6bits are converted into 3 bits row thermal codes and 3 bits column thermal codes to control high current cells, and LSB 4 bits are also converted into thermal codes to control the lower current cells. The high and the lower current cells use the same cell size while a bias circuit has been designed to make the amount of lower unit current become 1/16 of high unit current. All thermal codes are synchronized with output latches to prevent glitches on the output signals. The test results show that the DAC consumes 4.3mA DC current with 3.3V DC supply for 2.2Vpp output at 50MHz clock. The linearity characteristics of DAC are the maximum SFDR of 62.02dB, maximum DNL of 0.37 LSB, and maximum INL of 0.67 LSB.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1143-1144
• /
• 2015

반절연 4H-SiC 기판을 이용한 LDIMOSFET에 대해 전류 통전 영역의 길이에 따른 항복전압 및 순방향 특성을 분석하였다. 또한, 온도 변화에 따른 역방향 상태 및 벌크 트랩 유무에 따른 누설전류 특성을 분석하였다. 전류 통전 영역의 두께를 $0.2{\mu}m$로 고정시키고 농도를 $1{\times}10^{15}/cm^3{\sim}1{\times}10^{17}/cm^3$ 까지 변화하였을 때 $2{\times}10^{16}/cm^3$인 경우에 1710V로 가장 높은 항복전압을 나타내었으며, 농도가 $2{\times}10^{16}/cm^3$ 이상인 경우 항복전압은 감소하는 특성을 나타내었다. 제안한 소자의 순방향 특성에 대해서도 simulation을 통해 특성을 분석하였으며, 항복전압이 1710V인 경우 온 저항은 $0.351{\Omega}-cm^2$를 나타내었다. 또한 벌크 트랩이 있는 경우에 대해 온도 변화 및 전류 통전 영역의 길이 변화에 따른 역방향 바이어스 상태에서의 누설전류 특성 변화에 대해서도 분석하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.1
• /
• pp.18-27
• /
• 2004

In this paper, we presents an analytical simulation procedure for evaluation in baseband digital modulated signals distortions in the present of RF power amplifier(SSPA) nonlinear behavior and backoff operations of OFDM wireless transmission system. we obtained the optimum nonlinear transfer function of designed SSPA with the SiGe HBT bias currents of OFDM multi-channel wireless transmission system and compared this transfer function to SSPA nonlinear modeling functions mathematically, we finds optimum bias conditions of designed SSPA. With the derived nonlinear modeling function of SSPA, We analysed the PSD characteristics of in-band and out-band output powers of SSPA EVM measurement results of distorted constellation signals with the input power levels of SSPA. The results of paper can be applied to find the SSPA linearly with optimum bias currents and determine the SSPA input backoff bias for AGC control circuits of SSPA.

• The Journal of the Korea Contents Association
• /
• v.6 no.3
• /
• pp.38-45
• /
• 2006

A dual-level low voltage differential signalling (DLVDS) circuit is proposed aiming at reducing transmission lines for a LCD driver IC. We apply two data to the proposed DLVDS circuit as inputs. Then, the transmitter converts two inputs to two kinds of fully differential signals. In this circuit, two transmission lines are sufficient to transfer two inputs while keeping the LVDS feature. However, the circuit has a common mode bias fluctuation due to difference of the input bias and the reference bias. We compensate the common mode bias fluctuation using a feedback circuit of the current source bias. The receiver recovers the original input data through a level decoding circuit. We fabricated the proposed circuit using $0.25{\mu}m$ CMOS technology. The simulation results of proposed circuit shows 1-Gbps/2-line data rate and 35mW power consumption at 2.5V supply voltage, respectively.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 1999.10a
• /
• pp.37-37
• /
• 1999

Cr-N 계 박막은 경도가 높고 치밀한 층을 형성할 수 있으므로 현재 금형과 기계류 핵심부품의 내마모 및 내식성 향상을 위한 대표적인 물질로 많은 주목을 받고 있다. 본 연구에서는 아크 이온플레이팅 장비를 이용하여 질소분압, 바이어스 전원 등의 변화에 따른 Cr-N계 박막의 결정성 및 표면상태, 증착율, 그리고 내마모성을 조사하였다. Cr-N 계 박막을 증착하기 위해서 사용한 시편은 $20MM{\phi}{\times}4mmt$ 크기의 고속도 공구강 디스크이었으며, Trichloroethylene에서 5분간 초음파 세척을 한 후 건조하여 진공용기 내에 장착하였다. 박막을 증착하기전 시편의 표면을 깨끗하게 하기 위해서 Ar 이온 충격으로 플라즈마 전처리를 하였다. 증착된 Cr-N 계 박막의 두께는 CALOTEST와 XRF 두께 측정기를 이용하여 측정하였으며, 박막의 결정성과 내마모성은 X-선 회절분석기와 tribometer로 관찰하였다. 아크 전류를 변화시키면서 증착한 Cr-N 박막의 경우 층작율은 아크 전류가 50A에서 80A로 증가함에 따라 45nm/min에서 87nm/min으로 증가하였다. 그리고 바이어스 펄스의 duty-on 시간과 주파수가 증가할수도록 박막의 증착율은 감소함을 알 수 있었다. Duty-on 시간과 주파수의 증가는 기판에 오랫동안 이온의 충격을 가하므로서 상대적으로 가벼운 질소이온이 크롬과 결합하는 것을 방해하여 박막의 증착율이 감소할 것이다. 기판에 인가하는 바이어스 펄스의 duty-on 시간을 변화시키면서 증착한 Cr-N 박막에 대한 X-선 회절상을 조사한 결과 duty-on 시간이 20%인 경우에는 Crn(111), CrN(200)와 Crn(220) 피크 들만 나타나 입방정의 CrN 박막이 형성되었으며, duty-on 시간의 증가에 따라 $Cr_2N$ 상의 형성이 점점 많아져 80% duty-on 시간 경우에는 거의 CrN과 $Cr_2N$ 상이 공존하는 것으로 나타났다. 또한 duty-on 시간이 증가할수록 회절피크의 세기가 증가하여 결정화가 더 많이 진행되어짐을 알 수 있었다. 마찬가지로 바이어스 펄스이 주파수에 다른 결정성의 변화도 펄스의 주파수가 증가할수록 박막이 결정성이 좋아지고 $Cr_2N$ 상이 쉽게 형성되었다. 증착 진공도에 따른 결정성은 상대적으로 질소의 농도가 높은 낮은 진공도에서는 CrN 상이 주로 형성되었으며, 반대로 높은 진공도에서는 $Cr_2N$ 상이 많이 만들어졌다. 즉 $1.3{\times}10^{-2}Torr$의 증착 진공도에서는 CrN 상만이 보이는 반면 $9.0{\tiems}1-^{-2}Torr$ 진공도에서부터 $Cr_2N$ 상이 형성되기 시작하여 $5.0{\tiems}10^{-2}Torr$ 진공도에서는 두개의 상이 혼재되어 있음을 알 수 있었다. 박막의 내마모성을 조사한 결과 CrN 박막의 마찰 계수는 초기에 급격하게 증가한 후 0.5에서 0.6 사이의 값으로 큰 변화를 보이지 않았으며, $Cr_2N$ 박막도 비슷한 거동을 보였다.

• Journal of the Korean Magnetics Society
• /
• v.26 no.4
• /
• pp.137-141
• /
• 2016

There is a growing demand for non-contact current measurements for efficient use of electrical power and energy saving. In this study, I propose a non-contact current sensor using LC resonance by a resonance circuit composed of a sensor coil and 2 coupling coils for enabling a wireless measurement. The inductance of the sensor coil, which could be changed by applied current, causes the change of resonance frequency of the resonance circuit. A pair of magnet was attached to the ferrite core to apply a bias magnetic field that enabled the determination of the current direction. We obtained an output voltage change of 18 V with the current of -3~3 A. But, the output was nonlinear. In order to realize the non-contact current measuring method proposed in the present study, there is a need for a strict investigation of linearity and resolution for the future study.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.35C no.9
• /
• pp.64-72
• /
• 1998

In this paper, the design of a current integrator for low-voltage, low-power, and high frequency applications using complementary high swing cascode current-mirror is presented. The proposed integrator decreases output current errors due to non-zero input resistance and non-infinite output resistance of the simple current integrator. As a design example, the 3rd order Butterworth lowpass filter is designed by a leapfrog method. Also, we apply the predistortion design method to reduce the magnitude distortion which occurs at a cutoff frequency by the undesirable phase shift of a lossless current integrator. The designed current-mode filter is simulated and examined by SPICE using 0.8$\mu\textrm{m}$ CMOS n-well process parameters. The simulation results show 20MHz cutoff frequency and 615㎼ power dissipation with a 2V power supply. And the cutoff frequency of the filters can be easily changed by the DC bias current.