• 전기화학회지
• /
• 제22권2호
• /
• pp.69-78
• /
• 2019

리튬 금속 음극은 낮은 환원 전위, 고에너지 밀도로 인해 흑연을 대체할 차세대 음극재로 재조명 받고 있다. 하지만, 충방전시 리튬 금속 표면에서의 반복적인 산화/환원 반응에 의해 리튬 덴드라이트가 형성되며 이로 인해 수명특성이 급격하게 저하되고 더 나아가 내부 단락(Internal Short-circuit)과 같은 안전성 문제로 인해 상용화되기에는 어려운 실정이다. 이를 해결하기 위해 본 연구 그룹에서는 리튬 금속에 미세 패턴을 형성하여 전류 밀도를 제어함으로써 덴드라이트 형성을 제어하였으나, 고전류밀도에서는 리튬 덴드라이트의 형성을 완벽하게 제어할 수는 없었다. 본 연구에서는 미세 패턴화된 리튬 금속 전극에 전해질 첨가제 Vinylene Carbonate(VC)를 도입하여 고율 충방전 시 미세 패턴화된 리튬 금속 전극의 덴드라이트 형성 억제를 극대화하고자 하였다. 미세 패턴화된 리튬 금속 전극과 VC 첨가제의 시너지 효과로 인해 높은 전류 밀도에서의 리튬 덴드라이트가 비교적 치밀하게 형성되는 것을 확인할 수 있었다. 이로 인해 300사이클 동안 88.3%의 용량유지율을 보였으며, 기존의 미세 패턴화된 리튬 금속 전극에 대비하여 수명특성이 약 6배 이상 향상된 것을 확인할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.238-238
• /
• 2010

최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 두께가 20 nm 이하로 작은 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 금속박막의 증착공정 직전에 기판을 표면처리 하여 기판을 활성화시킬 때 표면처리가 박막의 유착두께에 미치는 영향에 대해 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출 할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하고 패턴이 형성된 유리 기판은 스퍼터에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al을 증착하면서 실시간으로 시간에 따른 전기저항을 측정을 하였다. 이때 스퍼터 내부 진공도는 $4.6\;{\times}\;10^{-5}\;torr$ 까지 낮춰준 후 Al을 증착 할 때 진공도는 $1.1\;{\times}\;10^{-2}\;torr$로 맞춰주고 Ar 가스를 20 sccm 넣어준다. 1초 간격으로 전기저항을 측정한 결과 25초대에 전기저항이 급격히 감소하였으며 이때 Al 박막의 두께는 $120{\AA}$ 이고 이 두께에서부터 전류의 흐름이 좋은 것을 알 수 있다. 박막 두께에 따른 특성을 알기위해 UV 영역의 빛을 사용하는 광전자 분광기(Photoelectron Spectrometer)를 이용해 일함수를 측정하였다. Al 의 일반적인 일함수는 4.28 eV 이며, 두께가 $120{\AA}$일 때의 일함수는 4.2 eV로 거의 비슷한 값을 얻었다. 전류가 잘 흐르기 전인 12초대에서 두께가 $60{\AA}$일 때 일함수는 4.00 eV 이고 전류가 흐르기 시작한 후 50초대에서 Al 박막 두께가 $200{\AA}$ 일 때 일함수는 4.28 eV 로 일반적인 Al의 일함수와 같은 값을 얻을 수 있었다. 광전자 분광기술은 전자소자에서 중요한 전자의 성능예측에 도움을 줄 수 있으며 물질의 표면에서 더욱 다양한 정보를 얻을 수 있다. 또한 실시간 전기저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초 자료를 제공함으로써 신기술 발전에 공헌할 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.3-5
• /
• 2005

Ni/Au 쇼트키 접합의 산화를 통해 항복전압이 증가하고 누설 전류가 감소한 수평방향 GaN 쇼트키 장벽 다이오드를 제작하였다. 산화 과정 후, 턴-온 전압이 미세하게 증가하였으며 높은 애노드 전압하에서 애노드 전류가 증가하였다. 5분과 10분의 산화 과정 후, 누설 전류는 1nA 이하 수준으로 현저히 감소하였다. Edge Termination 방법으로 Floating Metal Ring을 사용하고, 산화 과정을 적용하여 제안된 GaN 쇼트키 장벽 다이오드의 항복전압은 750볼트의 큰 값을 얻을 수 있었다. 상온과 $125^{\circ}C$ 에서 제작한 GaN 쇼트키 장벽 다이오드의 역방향 회복 파형도 측정하였으며, 제작한 소자는 매우 빠른 역방향 회복 특성을 보였다.

• 대한전자공학회논문지TE
• /
• 제39권2호
• /
• pp.29-33
• /
• 2002

수소화된 p형 Si(100)표면에 대기중에서 작동하는 주사형 터널링 현미경(scanning tunneling microscopy-STM)을 이용하여 미세구조를 제작하였다. 시료의 표면처리는 HF 용액에 1분간 담가 수소화하였다. STM의 탐침은 백금합금을 역학적인 방법으로 45$^{\circ}$로 잘라서 사용하였다. STM의 바이어스 전압을 변화시켜가며 미세구조를 제작하였다. 최적의 미세구조 선폭은 30 nm이고 이 때의 바이어스 전압은 1.7V, 터널링 전류는 1nA였다.

• 한국재료학회지
• /
• 제5권3호
• /
• pp.357-363
• /
• 1995

PECVD(Plasma-enhanced Chemical Vapor Deposition)법을 이용하여 증착한 $Ta_{2}$O_{5}$ 박막의 전기적 특성과 미세구조에 미치는 RTA(Rapid Thermal annealing) 후속 고온 열처리의 영향을 조사하였다. $Ta_{2}$O_{5}$ 박막의 미세구조와 interface 거동을 관찰하기 위하여XRD(X-ray Diffractometer), TEM(Transmission Electron Microscope), AES(Auger Electron Spectroscope) 분석을 실시하였으며, 전기적 특성을 관찰하기 위하여 I-V, C-V 측정을 하였다. $600^{\circ}C$에서 60초간 열처리를 실시하였을 경우 가장 우수한 유전 특성 및 누설 전류 특성을 보였으며, 유전 상수는 26이었고 누설 전류는 5 $\times$ $10^{-11}$A/$cm^{2}$이었다. $600^{\circ}C$ 이상의 온도에서 행한 열처리에 의하여 박막의 누설 전류와 유전 특성은 복합적으로 영향을 받았음을 알 수 있었다. 이는 $600^{\circ}C$의 열처리에서 이루어지고있는 박막의 결함감소와 고밀화 현상과 함께 80$0^{\circ}C$ 이상의 열처리에서 발생하는 조밀육방정 결정 구조를 가지는 $\delta$-$Ta_{2}$O_{5}$의 결정화에 기인함을 알 수 있었다. 또한 TEM과 AES분석 결과로부터 이들 박막의 누설 전류와 유전상수의 변화는 열처리에 의하여 일어나는 Ta-O-Si transition층의 생성과 성장에 기인함을 알 수 있었다. 따라서 $Ta_{2}$O_{5}$ 박막의 전기적 특성의 변화는 RTA 후속 열처리에 따른 계면 반응과 결정화 그리고 박막의 조밀화에 그 영향이 있음을 알 수 있었다.

• 한국표면공학회지
• /
• 제18권3호
• /
• pp.125-133
• /
• 1985

설파민산 니켈 용액으로 40~60$^{\circ}C$ 온도와 5~25 A/$dm^2$의 전류밀도 범위에서 1mm 두께까지 니켈을 전착시켰다. 1.2V 이상의 음극 과전압 크기에서 핵발생 속도의 증가에 따라 미세한 결정립 크기의 무질서 방위가 나타났고 0.63V에서 미세한 (110) 우선 방위가 나타났으며 그 사이의 크기에서는 강한(100) 우선방위가 형성되었다. (100) 우선방위는 조대한 주상정 조직을 나타냈고, 그 주상정의 폭은 전류밀도가 증가하면 감소하였다. X-ray응력 측정장치로 측정한 전착증 표면의 잔류응력 크기는 대부분 인장응력으로써 80MPa 이내였고 가끔 매우 작은 압축응력도 나타났다. 음극의 전류효율은 90% 이상이었으나 양극의 효율은 전류밀도, 온도, 특히 염화니켈의 양에 따라 50~90%의 효율을 나타냈다.

• 한국자기학회지
• /
• 제2권3호
• /
• pp.268-275
• /
• 1992

솔레노이드 중심 부근에서 균일자장을 형성하기위해 주전류와 보조전류로 이루어진 다전류 방법을 사용하였으며, 자장의 Legendre 전개로 부터 구대칭 균일자장 공간형성을 위한 보조전류의 조건을 구하였다. 분극된 흐르는 물을 이용한 Rabi 핵자기 공명법에 의한 저자장 측정시스템을 구하고 이를 이용하여 솔레노이드 축상의 자장분포를 측정하였으며, 보조전류를 미세조정하여 그 균일도를 향상시켰다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.63.1-63.1
• /
• 2010

실리콘 박막 태양전지의 효율을 향상시키기 위해 밴드갭이 다른 흡수층을 적용한 tandem형 적층 태양전지를 이용하고 있다. 일반적으로 1.7eV이상의 밴드갭이 큰 비정질 실리콘을 이용하여 단파장의 빛을 흡수하고, 상대적으로 낮은 1.1eV 정도의 밴드갭을 갖는 미세결정 실리콘 층으로 장파장을 흡수하게 된다. 이렇게 연결된 tandem형 태양전지의 효율을 극대화하기 위해서는 각 태양전지에서 발생하는 전류 밀도를 일치시키는 것이 필요하다. 이를 위해 비정질 실리콘의 두께가 증가되는 경우가 있는데 이러한 경우 비정질 실리콘의 광열화 특성(Lihgt-induced degradation)으로 안정화 효율이 감소하게 된다. 따라서 비정질 실리콘 태양전지의 전류 밀도를 향상 시켜 두께를 최소화하는 것이 매우 중요하다. Tandem형 태양전지에서 비정질 실리콘 태양전지의 전류 밀도를 향상시키기 위해 두 개의 전지사이에 광 반사층을 적용하여 태양전지를 제조하게 된다. 이러한 경우 비정질 실리콘의 전류 밀도는 증가하지만, 광 반사 층의 장파장 흡수로 인하여 하부 태양전지의 전류 밀도 감소가 더 커지게 되어 전체 발생 전류 밀도는 오히려 감소하게 된다. 본 논문에서는 비정질 실리콘의 밴드갭을 제어하여 광 흡수 파장 영역 확대로 전류 밀도를 향상시키는 연구를 진행하였다. PECVD의 RF power 조건을 제어하여 1.75eV에서 1.67eV까지 밴드갭을 변화시켰다. 이와 같은 조건의 박막을 광 흡수층으로 갖는 p-i-n 구조의 비정질 실리콘 태양전지를 제작하였다. i층의 밴드갭이 감소됨에 따라 장파장 영역의 흡수가 확대되어 전류 밀도가 증가 하였지만, Voc의 감소가 컸다. 이는 i층의 밴드갭이 좁아짐에 따라 p층과의 불연속성이 커졌기 때문이다. 이러한 악영향을 줄이기 위해 p층과 i층 사이에 buffer층을 삽입하여 태양전지를 제작하였다. 이와 같은 최적의 buffer층 삽입을 통하여 불연속성을 줄임으로써 Voc의 상승효과를 확인하였다. 본 연구의 결과로 좁은 밴드갭을 갖는 광 흡수 층을 적용하여 전류 밀도를 향상시키고, 최적화된 buffer층 삽입으로 Voc를 향상시킴으로써 고효율의 비정질 실리콘 태양전지를 제작하였다. 이를 tandem형 태양전지에 적용할 경우 초기 효율뿐만 아니라 얇은 두께에서 제조할 수 있기 때문에 광열화 특성이 향상되어 안정화 효율의 증가를 가져올 수 있다.

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.57-64
• /
• 2005

본 논문에서는 전류 테스팅을 이용하여 CMOS 집적회로에 존재하는 결함을 검출하는 내장형 전류 감지회로를 설계하였다. 이 회로는 일반적인 CMOS 공정으로 구현하였으며 결함전류와 기준전류를 전압으로 변환시켜 시험대상 회로의 결함을 고속으로 검출하며, 미세공정에도 적용가능한 회로이다 제안한 전류 감지회로는 전류원 내장으로 인한 추가적인 전력소모를 문제를 해결하였다. 제안한 회로의 정당성 및 효율성은 HSPICE를 이용한 시뮬레이션으로 그 타당성을 입증하였다. 제안한 전류 감지회로가 칩의 전체 면적에서 차지하는 면적소모는 시험대상회로에서 약 9.2%로, 내장형 전류 감지회로에 의한 면적소모는 무시할 만 하다. 제안한 회로는 Hynix O.35um 2-poly 4-metal N-Well 표준 CMOS 공정으로 제작하였다.

• 한국정보통신학회논문지
• /
• 제4권4호
• /
• pp.793-801
• /
• 2000

본 논문에서는 저전압 교류회로에서 과도이상전압에 대한 보호소자로 사용되는 산화아연형 바리스터의 뇌충격전류에 대한 영향에 대하여 기술하였다. 산화아연형 바리스터는 뇌충격전류에 의해 열화가 진행되며, 열화된 바리스터는 정상 운전전압에서도 열폭주에 도달하여 파괴되므로, 바리스터의 전기적 특성변화를 평가 하는 것은 대단히 중요하다. 바리스터를 가속열화시키기 위하여 국제규격 IEC 61000-4-5에 규정된 뇌충격전류를 적용하였으며, 1회의방전에 바리스터에는 약 12(J)의 에너지가 인가된다. 뇌충격전류의 인가에 따른 바리스터의 누설전류, 정격전압 등을 측정하였으며, 또한 바리스터에 뇌충격전류를 200회 인가 후 초기상태의 미세구조와 비교하였다. 실험결과로부터 바리스터는 뇌충격전류의 인가에 따라 누설전류는 증가하고 정격전압은 감소하는 경향을 나타내면서 전기적 성능이 저하됨을 확인하였다.