• Proceedings of the KAIS Fall Conference
• /
• 2004.06a
• /
• pp.267-269
• /
• 2004

본 연구에서는 일반적인 미세구조물 제작공정인 lithography 공정을 이용하지 않고 SLS(Selective Laser sintering)형 RP(Rapid Prototyping system)을 이용하여 패턴의 깊이가 400$\mu$m인 미세구조물을 제작하였다. 제작 공정변수 중 재료의 상태가 new powder 이고 배치각이 $0^{\circ}$ 일 때 패턴의 깊이, 선폭과 표면조도가 가장 잘 구현되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.82.2-82.2
• /
• 2013

반도체 및 디스플레이 소자를 생산 하기 위하여 다양하고 많은 공정 기술이 사용 되며 그 중에서 플라즈마를 이용하는 제조공정이 차지 하는 부분은 상당한 부분을 차지 하고 있습니다. 전체 반도체 공정 중 48%가 진공공정이며, 진공공정 중 68% 이상이 플라즈마를 이용하고 있으며, 식각과 증착 장비 뿐만 아니라 세정과 이온증착 에 이르기 까지 다양하며 앞으로도 더욱 범위가 늘어 날 것으로 보입니다. 이러한 플라즈마를 이용한 제조 공정들은 제품의 생산성을 향상 하기 위하여 오염제어 기술을 비롯한 공정관리기술 그리고 고기능 센서기술을 이용한 공정 모니터링 및 제어 기술에 이르기 까지 다양한 기술들을 필요로 합니다. 플라즈마를 이용한 제조 장비는 RF파워모듈, 진공제어모듈, 공정가스제어모듈, 웨이퍼 및 글래스의 반송장치, 그리고 온도제어 모듈과 같이 다양한 장치의 집합체라 할 수 있습니다. 플라즈마의 생성과 이를 제어 하기 위한 기술은 제조장비의 국산화를 위한 부단한 노력의 결실로 많은 부분 기술이 축적되어 왔고 성과를 거두고 있습니다. 그러나 고기능 모니터링 센서 기술 개발은 그 동안 활발 하게 이루어져 오고 있지 않았으며 대부분 외산 기술에 의존해 왔습니다. 세계 반도체 시장은 현재 300 mm 웨이퍼 가공에서, 추후 450 mm 시장으로 패러다임이 변화될 예정이며, 미세화 공정이 더욱 진행 됨에 따라 반도체 제조사들의 관심사가 "성능 중심의 반도체 제조기술"로부터 "오류 최소를 통한 생산성 향상"에 더욱 주목 하고 있습니다. 공정미세화 및 웨이퍼 대구경화로 인해 실시간 복합 센서를 이용한 데이터 처리 알고리즘 및 자동화 소프트웨어의 기능이 탑재된 장비를 요구하고 있습니다. 주식회사 레인보우 코퍼레이션은 플라즈마 Chemistry상태를 정성 분석 가능한 OES (Optical Emission Spectroscopy)를 이용한 EPD System을 상용화 하여 고객사에 공급 중이며, 플라즈마의 광 신호를 실시간으로 고속 계측함과 동시에 최적화된 알고리즘을 이용하여 플라즈마의 이상 상태를 감지하며 이를 통하여 제조 공정 및 장비의 개선을 가능하게 하여 고객 제품의 생산성을 향상 하도록 하는 기술을 개발 하고 있습니다. 본 심포지엄에서는 주식회사 레인보우 코퍼레이션이 개발 중인 "실시간 고속 플라즈마 광 모니터링 기술" 의 개념을 소개하고, 제품의 응용 범위와 응용 방법에 대하여 설명을 하고자 합니다.

• Proceedings of the KAIS Fall Conference
• /
• 2011.12b
• /
• pp.518-520
• /
• 2011

금속분말 쾌속조형법의 한 종류인 DMLS 공정은 사출성형품의 균일한 냉각이 가능한 3차원 냉각시스템을 포함한 코어, 캐비티 제작이 가능하다. 그러나, 코어 및 캐비티 내 미세형상의 경우 DMLS로 제작하기에는 난해하므로 별도 미세 절삭가공을 통해 제작할 필요가 있다. 따라서, 본 연구에서는 DMLS금형강 소재의 미세 절삭가공 특성을 분석하고자 하였으며, 이를 위하여 HIP 공정 적용 전 후 DMLS금형강 소재를 대상으로 미세 절삭가공 실험을 수행하고 버 발생 및 공구마모 경향을 분석하였다. 실험 결과 HIP 적용 전 시편이 강도 및 조직측면에서 미세 절삭가공에 상대적으로 유리함을 확인할 수 있었다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.10a
• /
• pp.920-920
• /
• 2004

• Journal of the Korean Society for Nondestructive Testing
• /
• v.24 no.6
• /
• pp.573-580
• /
• 2004

The main goal of this study was to develop a micro-fabrication process for the capacitive micromachined ultrasonic transducer (cMUT). In order to achieve this goal, the former research results of the micro-electro-mechanical system (MEMS) process for the cMUT were analyzed. The membrane deposition, sacrificial layer deposition and etching were found to be a main process of fabricating the cMUT. The optimal conditions for those microfabrication were determined by the experiment. The thickness, uniformity, and residual stress of the $Si_3N_3$ deposition which forms the membrane of the cMUT were characterized after growing the $Si_3N_3$ on Si-wafer under various process conditions. As a sacrificial layer, the growth rate of the $SiO_2$ deposition was analyzed under several process conditions. The optimal etching conditions of the sacrificial layer were analyzed. The microfabrication process developed in this study will be used to fabricate the cMUT.

• Ceramist
• /
• v.7 no.3
• /
• pp.48-54
• /
• 2004

반도체 집적화 공정 기술을 바탕으로 기계적 구조물(Micromachined mechanical structure)구현을 가능하게 한 Microelectromechanical systems (MEMS) 기술은 최근 들어 새로운 연구분야로서 크게 각광받고 있다. 이러한 MEMS 기술은 자동차, 산업, 의공학, 정보과학 등에 폭넓게 응용되고 있으며 실리콘 가공 기술 및 미세전기소자 (Microelectronics) 기술이 융합되어 전기$.$기계적인 미세소자를 제작하는데 널리 이용되고 있다. (중략)

• Ceramist
• /
• v.7 no.3
• /
• pp.28-33
• /
• 2004

1987년 미국 버클리 대학의 연구진은 반도체 미세공정 기술을 이용해 머릿카락 굵기의 초소형 모터를 발표하였다(Fig. 1).1) 이는 MEMS(Micro Electro Mechanical System, 혹은 MST , Micro System Technology)라는 새로운 학문 분야의 실질적 효시로, 명실공히 마이크론 단위의 기계-전자 시스템의 구현이라는 새로운 장을 열게되었다. (중략)

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.128-128
• /
• 2016

Cu 배선폭 미세화 기술은 반도체 디바이스의 성능 향상을 위한 핵심 기술이다. 현재 배선 기술은 lithography, deposition, planarization등 종합적인 공정 기술의 발전에 따라 10x nm scale까지 감소하였다. 하지만 지속적인 feature size 감소를 위하여 요구되는 높은 공정 기술 및 비용과 배선폭 미세화로 인한 재료의 물리적 한계로 인하여 배선폭 미세화를 통한 성능의 향상에는 한계가 있다. 배선폭 미세화를 통한 2차원적인 집적도 향상과는 별개로 chip들의 3차원 적층을 통하여 반도체 디바이스의 성능 향상이 가능하다. 칩들의 3차원 적층을 위해서는 별도의 3차원 배선 기술이 요구되는데, TSV(through-Si-via)방식은 Si기판을 관통하는 via를 통하여 chip간의 전기신호 교환이 최단거리에서 이루어지는 가장 진보된 형태의 3차원 배선 기술이다. Si 기판에 $50{\mu}m$이상 깊이의 via 및 seed layer를 형성 한 후 습식전해증착법을 이용하여 Cu 배선이 이루어지는데, via 내부 Cu ion 공급 한계로 인하여 일반적인 공정으로는 void와 같은 defect가 형성되어 배선 신뢰성에 문제를 발생시킨다. 이를 해결하기 위해 각종 유기 첨가제가 사용되는데, suppressor를 사용하여 Si 기판 상층부와 via 측면벽의 Cu 증착을 억제하고, accelerator를 사용하여 via 바닥면의 Cu 성장속도를 증가시켜 bottom-up TSV filling을 유도하는 방식이 일반적이다. 이론적으로, Bottom-up TSV filling은 sample 전체에서 Cu 성장을 억제하는 suppressor가 via bottom의 강한 potential로 인하여 국부적 탈착되고 via bottom에서만 Cu가 증착되어 되어 이루어지므로, accelerator가 없이도 void-free TSV filling이 가능하다. Accelerator가 Suppressor를 치환하여 오히려 bottom-up TSV filling을 방해한다는 보고도 있었다. 본 연구에서는 유기 첨가제의 치환으로 인한 TSV filling performance 저하를 방지하고, 유기 첨가제 조성을 단순화하여 용액 관리가 용이하도록 하기 위하여 suppressor만을 이용한 TSV filling 연구를 진행하였다. 먼저, suppressor의 흡착, 탈착 특성을 이해하기 위한 연구가 진행되었고, 이를 바탕으로 suppressor만을 이용한 bottom-up Cu TSV filling이 진행되었다. 최종적으로 $60{\mu}m$ 깊이의 TSV를 1000초 내에 void-free filling하였다.

• Proceedings of the Korea Water Resources Association Conference
• /
• 2012.05a
• /
• pp.712-712
• /
• 2012

하 폐수 처리방류수를 물리적, 화학적 그리고 생물학적 기술을 이용하여 처리한 후 재활용수로 이용하고자 하는 새로운 노력들이 진행되고 있지만 국내의 경우 방류수 재활용 기술과 처리수의 재이용에 대한 평가기술이 선진국에 비해 초기 단계에 있어 이 분야에 대한 적극적인 기술개발이 요구된다. 막 분리 기술을 이용한 처리 수는 소독 등의 추가적인 처리 없이 살수용수나 수경용수로 이용이 가능하며, 잔류염소를 유지시킬 경우 화장실 세정용수로의 이용도 가능하며, 또한 후처리 기술을 조합하면 고급 공업용수 등으로 사용가능하므로 선진기술로서 수요조건에 맞게 전 후 처리를 조합한 수요자 맞춤형 재이용수 공정기술을 개발할 필요가 있다. 이에 효율적인 하 폐수 재이용을 이용하여 농업용수(축산 음용수, 첨단 수출원예용수, 첨단 농업용수, 농산업 클러스터 복합 곡물 용수), 원예용수(원예단지), 공업용수 등의 다양한 용도에 활용 가능한 수요자 맞춤형 모듈 및 공정 개발을 수행하였다. 개발된 공정은 AOP 및 막 세정 시스템을 이용한 새로운 공정으로, AOP 시스템은 전기 이온 모듈을 통해 OH 라디칼을 생성 및 염분 제거 효율을 극대화 하여 오염 물질을 산화시키는 공정이며, FDA 시스템은 탁도가 높은 원수가 과다 유입 될 경우 후단 여과 막의 부하를 줄이는 역할을 하며, 부유 물질을 여과 시킨다. 막 세정 시스템은 미세 입자를 구성된 기포를 이용하여 눈에 보이지 않는 곳 까지 세척하며, 살균 작용을 하며, 분리 막의 성능을 증대 시킨다. 이어 UF 분리 막 시스템은 원수의 미세불순물, 박테리아, 스케일 물질 등을 제거하며, NF 시스템을 통하여 미립자, 박테리아 유기 화합물 및 2가 염 제거를 하여 재이용수를 생산하는 공정을 개발하였다. 개발된 수요자 맞춤형 공정은 하수 재이용 기술의 이용 목적 및 수요자별로 맞춤형으로 운영이 가능하며, 개발된 세척 기술은 분리 막 세정 유지관리비 및 에너지를 저감 할 수 있으며, 현장 적용의 실증화 과정을 거쳐 공정 기술을 신뢰도를 향상하고, 보유 기술을 수요자 맞춤형으로 업그레이드함으로써 기술의 경쟁력 및 고품질의 하수 재이용 기술의 새로운 방향을 제시 할 수 있을 것으로 판단된다.