• Journal of KIISE:Computing Practices and Letters
• /
• v.13 no.7
• /
• pp.454-461
• /
• 2007

Portable embedded systems have recently become smaller in size and offer a variety of junctions for users. These systems require high performance processors to handle the many functions and also a small battery to fit inside the system. However, due to its size, the battery life has become a major issue. It is important to have both efficient power design and management for each function, while optimizing processor voltage and clock frequency in order to extend the battery life of the system. In this paper, we calculated the efficiency of power in optimizing power rail. This system has two microprocessors. One is used to play music and movie files while the other is for DMB. In order to reduce power consumption, the DMB microprocessor is turned of while music or videos are played. Lastly, DVFS is applied to the processor in the system to reduce power consumption. Experimental results of the implemented system have resulted in reduced power consumption.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.927-930
• /
• 2006

While Intel has been increasing its exclusive possession in the system IC semiconductor market, IBM, Sony, and Toshiba founded an alliance to develop the next entertainment multi-core processor, which is named CELL. Cell is designed upon the Power architecture and includes 8 SPE (Synergistic processor Element) cores for data handling, and supports SIMD architecture for optimal execution of multimedia, or game applications. Also, it includes expanded Power microarchitecture. In this paper, we analyzed and researched the Cell microprocessor, which is evaluated as the most powerful processor in this era.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.06a
• /
• pp.213-214
• /
• 2017

홀로그램을 생성하기 위해서 많은 양의 계산을 필요하기 때문에 고속 홀로그램 생성 방법이 필요하다. 본 논문에서는 다중 프로세서와 다중 GPGPU의 스케줄링을 이용하여 고속화 하는 방법을 제안하고 구현하였다. 다중 프로세서를 이용하여 입력과 출력부분을 나누어 동기화 동작을 줄이고, 버퍼를 이용하여 커널과 커널 사이의 대기 시간을 줄일 수 있도록 스케줄링 하였다. nVidia사의 GTX680(Kepler구조) 2개를 이용하여 구현하였을 때, 이전 연구에서 제안한 방법에 비하여 약 70% 정도 계산시간을 줄일 수 있다.

• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.84-96
• /
• 2010

국내 휴대폰 시장은 최근 급격한 변화의 시기를 맞고 있다. 음성정보 송 수신과 단순한 개인정보관리, 또는 멀티미디어 데이터 처리에 주력하던 피처폰 시장은 고사양의 운영체제, HD급 비디오, 수십만 가지의 앱(App.; Application), 고성능 디스플레이로 대표되는 스마트폰 시장으로 급격히 전환되고 있다. 이러한 스마트폰의 고사양화는 모바일프로세서, 베이스밴드 칩, 다양한 센서를 포함하는 스마트폰 하드웨어와 데스크톱 수준에 근접하는 고사양의 운영체제가 견인하고 있다. 특히, 모바일 프로세서는 스마트폰 기술 발전을 견인하는 핵심 부품으로서 다수의 프로세서와 외부인터페이스 장치를 포함하는 고성능, 저전력의 시스템온칩(SoC)이며 모바일프로세서의 동작속도, 전력소모량 등은 스마트폰의 성능을 가늠하는 척도로 인식되고 있다. 최근, 모바일프로세서는 스마트폰 시장을 넘어서 넷북, MID, 스마트 TV 등 다양한 산업영역에서 채용되고 있으며 2018년에 100억 개의 제품이 생산될 것으로 전망되어 모바일 시장의 폭발적인 성장을 견인하는 핵심 부품이다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.12C
• /
• pp.1617-1622
• /
• 2004

MPEG/Audio decoder for mobile multimedia systems requires low power consumption. Implementations of AV decoder using a single RISC processor often need high power consumption owing to cash-miss in case of insufficient cash memory. In this paper, we present a MPEG/Audio decoder for mobile handset applications and implement it on a RISC processor embedding a minimized DSP accelerator. Audio decoding algorithm is splined into two parts; computation intensive and control intensive parts. Those parts we, respectively, allocated to DSP and RISC core, which are designed to run in parallel to increase the processing efficiency. The proposed system implements MP3 and AAC decoders at l7MHz and 24MHz clocks, which are reductions of 48% and 40% of complexities in comparison with implementations on a single RISC processor. The proposed method is adequate for mobile multimedia applications with insufficient cash memory.

• Journal of Korea Multimedia Society
• /
• v.9 no.8
• /
• pp.963-970
• /
• 2006

In this paper, we proposed a motion picture processor for using low-cost color super twisted nematic liquid crystal display(CSTN-LCD). The proposed processor apply a new driving scheme using SFP(Subgroup Frame Pattern), so we extends gray scale and eliminates flicker phenomenon. In addition, we apply the BFI (Black Field Insertion) to the design compensated for response time of a LC (Liquid Crystal). We use an edge enhancement and interpolation method to improve image quality of motion picture. The hardware architecture of proposed processor has been implemented and verified on a prototype FPGA board. The proposed method can be used in the display devices such as PDA(Personal Digital Assistants), mobile phone, and PMP(Portable Multimedia Player).

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.35 no.11B
• /
• pp.1631-1639
• /
• 2010

This paper proposes a scheduling algorithm that can reduce the power consumed for execution of application programs and the communication cost incurred due to dependencies among tasks. The proposed scheduling algorithm can increase energy efficiency of the DVS(Dynamic Voltage Scaling) by estimating laxity usage during scheduling, making up for conventional algorithms that apply the DVS after scheduling. Energy efficiency can be increased by applying the proposed algorithm to complex multimedia applications. Experimental results show that energy consumptions for executing HD MPEG4, MotionJPEG codec, MP3, and Wavelet have been reduced by 11.2% on the average, when compared to conventional algorithms.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2001.06a
• /
• pp.252-255
• /
• 2001

본 연구에서는 웹 기반 멀티미디어 협력 작업 환경에서의 오류 관리기에 대해서 기술한다. 웹 기반 멀티미디어 협력 작업 환경은 멀티미디어 협력 작업에 웹의 동기화 기술을 확장한 웹노트, 즉 복제형 구조에 기반한 응용 공유의 동작 원리를 이용하여 동기화를 수행할 수 있는 환경을 의미한다. 오류 관리기의 기능에는 오류 검출과 복구가 있다. 웹 상에서의 세션 유지와 복원을 위하여 웹 세션과 직접 연관된 프로세서만을 주기적으로 폴링(polling)하여 오류 감지를 수행하고 복구를 위하여 복원이 가능한 경우에는 단순 재실행 방법을 사용한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.4
• /
• pp.63-72
• /
• 2007

In this paper, we propose a novel reconfigurable coprocessor for multimedia mobile terminals. Because most of multimedia operations require fast operations of large amount of data in the limited clock frequency, it is necessary to enhance the performance of the embedded processor that is widely used in current multimedia mobile terminals. Therefore, we proposed and have designed the coprocessor which had the ability of fast operations of multimedia data. The proposed coprocessor was not only reconfigurable, but also flexible and expandable. The proposed coprocessor has been designed by using VHDL and compared with previous reconfigurable coprocessors and a commercial embedded processor in architecture and speed. As a result of the architectural comparison, the proposed coprocessor had better structure in terms of hardware size and flexibility. Also, the simulation results of DCT application showed that the proposed coprocessor was 26 times faster than a commercial ARM processor and 11 times faster than the ARM processor with fast DCT core.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05d
• /
• pp.1146-1150
• /
• 2002

멀티미디어 데이터 처리나 암호화 알고리즘같은 계산량이 많고 마른 시간안에 처리되어야하는 어플리케이션들을 처리하기 위하여 최근의 컴퓨팅 환경은 재구성가능한 시스템과 일반적인 마이크로 프로세서가 결합된 시스템을 폭넓게 활용하고 있다. 이러한 시스템의 시장적응성을 높이기 위해서는 프로토타입을 제작하기 전에 설계변수에 따른 성능수치를 이미 예측하여 최소의 비용으로 시스템의 수행시간 및 자원제약사향을 만족할 수 있는 구조를 찾아내는 것이 필수적이다. 본 논문에서는 Y-chart 설계방법의 기본 개념을 Hybrid 시스템에 적용가능하도록 확장하여, 재구성 가능한 시뮬레이터를 개발하였고, 이를 기반으로 H.263 인코더 모델을 어플리케이션모델로 하고 FPGA와 일반적인 프로세서를 사용하는 가상의 시스템을 하드웨어 모델로하여 설계공간탐색을 진행하였다. 설계공간 탐색을 통한 시뮬레이션 결과는 시스템 설계자들에게 실제 포로토타입을 구축하지 않고 최적의 설계변수를 결정할 수 있게 하여 설계시간과 설계비용을 현저하게 줄여줄 것으로 기대된다.