• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.203-206
• /
• 2008

O-tree 표현법을 이용한 기존의 플로어플랜 알고리즘은 결정적 기법에 기반한 것으로써, 회로의 각 모듈을 차례대로 삭제한 후 가장 좋은 다른 위치에 삽입하는 과정을 함으로써 해 공간을 검색해 간다. 이는 모듈을 처리하는 순서에 따라 결과가 결정되는 단점이 있다. 이런 단점을 해결하기 위해 본 논문에서는 Simulated Annealing 프레임을 이용하여 해 공간을 효과적으로 검색하는 방법을 제시한다. 이웃 해를 탐색하기 위한 플로어 플랜의 변형은 매우 단순하면서도 효과적인 두 가지 방법을 사용한다. 첫째 방법은 한 쌍의 모듈을 선택하여 상호위치를 맞바꾸는 방법이고, 둘째는 임의의 한 모듈을 선택하여 삭제한 후 삽입 가능한 모든 위치 중 임의의 한 곳에 삽입하는 연산을 사용한다. 실험 결과는 매우 고무적이다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.7 no.2
• /
• pp.183-192
• /
• 2001

In a development environment for embedded system with a connection between host and target system, the linker of host system links the cross-compiled object file and modules of target system and downloads the linked object file to the target system. In this research, we separate this linker into the module dependent on object file format and the module independent on object file format. The dependent module gets the linking information independent on file format from the object file, and the independent module actually does the linking process with this linking information_ This separation can improve the portability of development environment for a target system_ Also, our linker does the incremental remote linking that applies relocation not only to the obj ect file to be loaded but also to target's modules to have been loaded_ This incremental remote linking can reduce a linking time than linking by the united modules because of linking by module. The result of measuring linking time for SPEC95 integer benchmarks shows an average of reduction rates of 64.90%. Also, incremental remote linking can improve the comfortability of users who develop programs because users do not consider a downloading order of linking object files. Currently, we developed this linker in the embedded application development environment ESTO [1] to be prepared for a commercial product.

• Journal of KIISE:Software and Applications
• /
• v.35 no.10
• /
• pp.636-652
• /
• 2008

In this paper, we present a modular pointer analysis algorithm based on the update history. We use the term 'module' to mean a set of mutually recursive procedures and the term 'modular analysis' to mean a program analysis that does not need the source codes of the other modules to analyze a module. Since a modular pointer analysis does not utilize any information on the callers, it is difficult to design a precise analysis that does not lose the information related to the program flow or the calling context. In this paper, we propose a modular and flow- and context-sensitive pointer analysis algorithm based on the update history that can memory states of a procedure independently of the information on the calling context and keep the information on the order of side effects performed. Such a memory representation not only enables the analysis to be formalized as a modular analysis, but also helps the analysis to effectively identify killed side effects and relevant alias contexts.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.3
• /
• pp.491-499
• /
• 2007

In this paper, we present a design method of the ternary logic circuits based on Reed-Muller expansions. The design method of the presented ternary logic circuits checks the degree of each variable for the coefficients of Reed-Holler Expansions(RME) and determines the order of optimal control input variables that minimize the number of Reed-Muller Expansions modules. The order of optimal control input variables is utilized the computation of circuit cost matrix. The ternary logic circuits of the minimized tree structures to be constructed by RME modules based on Reed-Muller Expansions are realized using the computation results of its circuit cost matrix. This method is only performed under unit time in order to search for the optimal control input variables. Also, this method is able to be programmed by computer and the run time on programming is $3^n$.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.7 no.4
• /
• pp.1-8
• /
• 1997

In this paper, we propose a new intelligent query processing system for relational database !systems. By analyzing previous research results related with fuzzy queries, a new intelligent query processing sysytem is developed and the role of each module including intelligent query processor is defined and :some algorithms for parser, query translation module, inference engine, semantic DB and result com-poser are suggested. By applying a typical example to the proposed intelligent query processing liysytem, reasonable results for the ambiguous query are drawn, and therefore it shows a promising model returning ordered result for both the ambiguous queries and general queries.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06c
• /
• pp.287-292
• /
• 2007

본 연구에서는 동적 수신호 패턴에 대한 효과적인 인식을 위하여, 특징추출 단계와 패턴 분류 단계의 두 모듈로 이루어지는 복합형 신경망 모델을 제안한다. 특징추출 모듈을 위하여 고유의 특징표현 기법과 3차원 수용영역 구조의 CNN 모델을 제안한다. 이는 3차원 형식의 데이터로 표현되는 수신호 패턴으로부터 특징점의 공간적 변이뿐만 아니라 시간적 변이에 강인한 특징추출 기능을 제공한다. 패턴 분류 모듈에서는 효율적인 학습과 인식 기능을 위하여 수정된 구조의 GFMM 모델을 제안한다. 또한 학습패턴의 빈도를 고려한 활성화 특성과 학습 방법을 정의함으로써 기존의 GFMM 모델이 갖는 단점인 학습결과가 학습순서에 종속되는 특성과 비정상적 패턴 및 노이즈 패턴에 민감한 현상을 개선한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05c
• /
• pp.1-5
• /
• 2002

본 논문에서는 UART(Universal Asynchronous Receiver-Transmitter)를 soft IP(Intellectual Property) 모듈 형태로써 VLSI 설계과정을 통하여 구현하였다. 이 모듈은 현재 각종 통신 디바이스에서 최하 말단에서 직렬 데이터를 시스템으로 받아들이거나 병렬 데이터를 직렬 라인에 실어 보내는 중요한 역할을 담당한다. 본 연구에서 설계한 UART는 간단한 모듈 형태로 제작되어 있어 Verilog-HDL을 사용하여 직렬 송ㆍ수신을 필요로 하는 시스템에 내장되어 사용될 수 있다. 본 논문에서는 설계 순서에 따라 UART를 설계하고 Simulation을 하고 Synopsys Tool을 사용하여 Compile 과 Synthesis 후 Gate Area 와 Belay를 검출해 내었다. 합성결과 0.25$\mu$m 공정의 CMOS Cell Library를 사용하였을 경우 전체 면적은 1,013 gate가 나왔다. 본 논문에서 설계한 UART의 최장경로가 최대 4.12ns로 나타났으며, 최대 동작 클럭 주파수는 200MHz 로써 150Mbps 이상의 전송 속도를 가진다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.11a
• /
• pp.214-215
• /
• 2023

오늘날 운영체제나 응용프로그램에서 레이스 컨디션으로 인한 문제가 발생하여 공격에 이용하거나 레이스 컨디션을 기반으로 한 공격을 막기 위한 연구가 진행되고 있다. 그러나 레이스 컨디션이 발생할 때 스레드가 자원에 접근하는 매커니즘을 응용한 보호기법과 관련된 연구는 미흡하다. 이에 본 논문에서는 레이스 컨디션이 발생할 때 스레드가 무작위 순서로 자원에 접근하는 점을 이용해 새로운 난수 생성 방식을 제안한다. 또한 이를 난수 생성 알고리즘을 사용하는 랜덤 모듈과 비교하여 더 안정적인 난수 생성 모듈을 개발할 수 있는 가능성에 대해 알아봤다.

• Journal of Broadcast Engineering
• /
• v.11 no.3 s.32
• /
• pp.320-325
• /
• 2006

An image is partitioned into non-overlapping $8{\times}8$ blocks fer JPEG compression. A scan order converter is placed before the JPEG encoder to provide $8{\times}8$ blocks from the pixels in raster scan order. In general, its architecture requires two line memories for storing eight lines separately to allow the concurrent memory access by both the camera and JPEG processors. Although such architecture is simple to be implemented, it can be inefficient due to too excessive memory requirement as the image resolution increases. However, no deterministic addressing equation has been developed for scan conversion. In this paper, an effective memory addressing algorithm is proposed that can be devised only by adders and subtracters to implement a scan converter based on the single line memory.

• 한국정보교육학회:학술대회논문집
• /
• 2010.01a
• /
• pp.347-352
• /
• 2010

현장에서 프로그래밍 교육은 교수 학습 방법 외에도 교육실습 환경을 위한 프로그래밍 교육용 시스템의 준비나 사용면에서도 어려움이 많다. 특히 C언어의 경우 적당한 교육용 시스템이 없어 일반 상업용 개발 툴을 이용하는데 그렇지 않아도 어렵다고 인식되는 C언어 교수 학습에 소프트웨어 도구마저 복잡하여 작지 않은 걸림돌이 되고 있다. 다양한 프로그래밍 언어가 있지만 현재는 구문 교육 및 논리 표현의 수월함과 결과 확인의 편리함에 우위를 가진 로고 계통의 언어 도구가 교육에서 많이 활용되고 있다. 이러한 점에 착안하여 본 연구에서는 기존 C언어 교육 환경을 개선하고 C언어를 효과적으로 교수 학습할 수 있도록 VPL요소로써 순서도 편집 및 자동 구현과 실행 시간 중 각종 흐름과 변수의 실시간 누적 시각화 시스템을 내포한 C언어 인터프리터와 학습 모듈 관리 및 사용자간 및 교수자와 교류하는 기능이 합쳐진 웹 기반 C 프로그래밍 언어 교육을 위한 시스템을 설계하였다.