• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.37-39
• /
• 2003

내장형 시스템의 개발에 있어서 자원의 효율적인 활용과 정확한 설계를 위해 SystemC를 이용한 통합설계 방식이 많이 사용되고 있다. 하지만 시스템이 점점 복잡해지면서 단순한 언어차원에서의 개발 뿐 아니라 개발 이전에 시스템의 정확성을 검증해야 할 필요성이 대두되었다. 이를 위해 정형기법 및 테스팅과 같은 방법을 사용하게 되었다. 본 논문에서는 SystemC로부터 정형기법 도구인 VIS의 입력 언어인 BLIF-MV로 자동 변환하는 알고리즘을 제시하고, SystemC 코드의 자동 검증 방법을 제시하고 실제 시스템에 적용해 보았다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.280-282
• /
• 2010

위기대응 매뉴얼은 지진, 태풍 등 상황에 적절하게 적용되며 신뢰성 있게 작동한다는 것이 보장되어야 한다. 따라서 위기대응 매뉴얼의 검증은 필수적이며, 이를 위해 본 논문에서는 정형기법 도구인 Statemate를 이용한 명세, 검증 및 신뢰성 개선방안을 제시한다. 모델체킹을 통해서 매뉴얼 사용자들의 임의적인 판단을 일의킬 수 있는 Non-Determinism과 대응 매뉴얼이 달성하고자 하는 목표의 도달여부에 대해 검증을 수행할 수 있으며, 이외에도 사용자가 원하는 검증 속성을 Temporal Logic으로 작성해서 검증할 수 있다. 또한 도구에서 지원하는 시뮬레이션을 통해 제한적이지만 조치내용의 적절성 여부와 추가적으로 발생 가능한 트리거를 찾음으로써 위기대응 매뉴얼의 신뢰성을 향상시킬 수 있다.

• Journal of KIISE:Software and Applications
• /
• v.37 no.4
• /
• pp.323-339
• /
• 2010

The complexity of embedded systems and the effort to develop them has been rising in proportion with their importance. Also, the heterogeneity of the hardware and software parts in embedded systems makes it more challenging to develop. Errors caused by hardware/software interfaces, especially, account for up to 13 percent of failures with an increasing trend. Therefore, verifying the interface between hardware and software in embedded system is one of the most important research areas. However, current approaches such as co-simulation method and model checking have explicit limitations. In this paper, we propose the synthesizable interface co-verification framework for hardware/software co-design. Firstly, we introduce the separate interface specifications for the heterogeneous components to describe hardware design and software design. Our specifications are expressive enough to describe both. We also provide the transformation rules from the software specification to the hardware specification so that the whole system can be described from the software view. Secondly, we address the solution of verifying the interface of the software and hardware design by adopting and extending existing verification-techniques and extending them. In hardware interface verification, we exploit the model checking technique and provide more efficient verification by closing the hardware design from the assumption of the software behavior which is ensured by software verification step. Lastly, we generate the interface codes such as device APIs, device driver, and device controller from the specification so that verified hardware and software codes can be synthesized without extra efforts.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04b
• /
• pp.412-414
• /
• 2004

요구사항 추출 단계에서 고객의 요구의 일부가 반영되지 않거나 명확히 기술하지 않은 요구사항은 개발단계에서 많은 수정 작업이 요구되고, 심지어 그 프로젝트가 실패하게 되는 요인이 된다. 이와 같은 요구사항의 문제로 인한 추가적인 비용은 전체 개발비용의 30~50%나 소요된다(Boehm 과 Papaccio 1988). 하지만 요구사항 추출 단계에서 고객이 원하는 요구를 가능한 많이 추출하고 검증함으로써 추가적인 변경으로 인한 개발비용의 비용을 줄일 수 있다. 고객의 요구를 정확히 반영하기 위해서는 요구사항 추출 과정에서 고객의 참여가 매우 중요한데 본 논문에서는 성공적인 요구사항 추출 및 검증과 명세를 위해 사용자의 참여를 높이기 위한 웹 기반 요구사항 추출 도구를 소개하고 명확한 요구사항을 표현할 수 있기 위해 다이어그램을 통합한 요구사랑 관리도구를 제시한다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.5
• /
• pp.595-610
• /
• 1999

This paper presents a visual simulation tool for verification and validation(V&V) of design implications of the Object Behavior Chart developed in accordance with the existing real-time object's behavior design method. This tool can simulates the dynamic interactions using the executable simulation machine, that is EFSM(Extended Finite State Machine) and can detect various logical and temporal errors in the visual object behavior charts before a concrete implementation is made. For this, a LOTOS prototype specification is automatically generated from the visual Object Behavior Chart, and is translated into an EFSM. This system is implemented in Visual C++ version 4.2 and currently runs on PC Windows 95 environment. For simulation purpose, LOTOS was chosen because of it's excellence in specifying communication protocols. Our research contributes to the support tools for seamlessly integrating methodology-based graphical models and formal-based simulation techniques, and also contributes to the automated V&V of the Visual Models.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.961-964
• /
• 2000

단위 자동화 시스템에 내장되어 운용되는 내장형 시스템의 응용 소프트웨어의 제작은 대부분 다년간 실무 경험을 갖고 있는 전문가들이 타겟 시스템의 목적과 기능 및 성능 명세를 작성하고 이를 구현함으로써, 개발 생산성이나 타겟 시스템의 신뢰성 향상이 곤란하다. 또한 개발의 마지막 단계에서 테스트를 통해 오류를 발견하게 되고 이로 인해 대부분 앞 단계로 돌아가 전체 설계를 재검토해야만 하는 실정이다. 본 논문에서는 이러한 내장형 응용 소프트웨어 개발을 위해 편의성과 신뢰성을 향상시킬 수 있기 위해 소프트웨어 자동 검증을 위한 정형기법, 컴파일러 및 사용자 편의를 위한 GUI, 재사용 및 유지보수가 용이한 목적코드의 발생 등 전반적인 소프트웨어 공학적인 기술들을 이용하여 시각적 명세에 의한 실시간 내장형 응용 소프트웨어 개발 자동화 도구의 개발을 위한 기술의 개발을 목표로 삼고 기술되었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.706-708
• /
• 2004

일반적인 무선 통신망은 데이터 전송 고속화에 중심을 두고 발전해 왔으나, 최근 무선 센서 네트워크와 같은 응용 분야에서 소량의 데이터와 낮은 처리 속도를 지원하면서 저비용, 경량, 저전력을 요구하는 무선 통신 기술이 필요하게 됨에 따라 IEEE에서 LR-WPAN(Low Rate-Wireless Personal Area Network)을 위한 새로운 IEEE 802.15.4 표준이 제시되었다. 현재 무선 센서 네트워크에 관한 연구는 소형 경량의 MAC(Medium Access Control ) 프로토콜 개발이 핵심 기술로 인식되면서, 저전력 소모를 위한 라우팅 기법, MAC 프로토콜의 패킷처리 기술 등이 우선적으로 진행 중이다. 그러나 무선 센서 네트워크와 같은 응용분야에 사용 가능한 표준인 IEEE 802.15.4 MAC 프로토콜의 실질적인 상용화를 위해서는 표준안 분석 및 검증 과정이 기본적으로 선행되어야 한다. 본 논문에서는 IEEE 802.15.4 표준안의 핵심인 MAC 프로토콜을 정형화된 명세 언어인 SDL(Specification and Description Language)를 이용하며 상세 설계 및 분석 후, 자동화 도구를 이용한 모의수행을 통하여 검증하였으며 표준안과의 비교 및 오류 수정을 거친 연구결과를 기술한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.04a
• /
• pp.803-808
• /
• 2000

OMG 에 의해 표준화되어 객체지향 방법론으로 널리 쓰이고 있는 UML 을 이용하여 보안 기술중의 하나인 일회용 패스워드(One-Time Password) 기술을 모델링한다. UML 은 전체적인 시스템을 이해하는데 도움을 준다. 그러나 그래픽컬한 UML 모델링 기술만으로는 불가능한 일관성 및 refinement 체크를 위해 각 다이어그램 특성에 맞게 정형명세나 정형검증을 도구를 적용하는 것이 필요하다. 클래스 다이어그램의 클래스와 정형명세 언어인 Z 스키마(schema)의 유사성을 이용하여 모델링의 정확성을 확인하는데 Z를 이용할 수 있다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.181-184
• /
• 2009

Authoring AR(augmented-reality) contents not only takes too much time and cost, but also needs the help of professionals in the areas of computer science, VR(virtual reality), AR, 3D computer graphics, computer vision, etc. This paper proposes an authoring tool to allow non-programmers as content creators to author AR contents easily and quickly. An ideal AR authoring tool, which is the goal of our research, faces four major challenges from a technical point of view: (1) easy and quick authoring, (2) strong power of expression, (3) ease of verification and validation, (4) interactive authoring and debugging. To tackle with the challenges, we employ the interactive framework approach using formal and visual specification techniques.

• KIPS Transactions on Computer and Communication Systems
• /
• v.11 no.9
• /
• pp.289-304
• /
• 2022

It is necessary to apply process algebra and logic in order to analyze and verify safety requirements for Smart IoT Systems due to distributivity and mobility of the systems over some predefined geo-temporal space. However the analysis and verification cannot be fully intuitive over the space due to the fact that the existing process algebra and logic are very limited to express the distributivity and the mobility. In order to overcome the limitations, the paper presents a new logic, namely for GTS-VL (Geo-Temporal Space-Visual Logic), visualization of the analysis and verification over the space. GTS-VL is the first order logic that deals with relations among the different types of blocks over the space, which is the graph that visualizes the system behaviors specified with the existing dTP-Calculus. A tool, called SAVE, was developed over the ADOxx Meta-Modeling Platform in order to demonstrate the feasibility of the approach, and the advantages and practicality of the approach was shown with the comparative analysis of PBC (Producer-Buffer-Consumer) example between the graphical analysis and verification method over the textual method with SAVE tool.