• 제목/요약/키워드: 메모리 크기

검색결과 893건 처리시간 0.028초

249 Mpixels/sec 하드웨어 HEVC 디코더의 가변 크기 블록 움직임 보상 모듈 구현 (Implementation of a Variable-sized Block Motion Compensation Module for 249-Mpixels/sec Hardware HEVC Decoders)

  • 조승현;변경진;엄낙웅
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2014년도 추계학술대회
    • /
    • pp.4-6
    • /
    • 2014
  • 본 논문에서는 하드웨어 HEVC 디코더의 움직임 보상 모듈의 구조를 제안한다. 제안된 구조를 갖는 움직임 보상 모듈은 하드웨어 처리 싸이클 수와 내부메모리 크기를 감소시키기 위해 하나의 코딩 유닛을 그보다 작은 여러 개의 블록으로 분할하여 처리할 수 있다. 제안된 움직임 보상 구조는 캐시를 통해 외부 메모리에 접근하여 참조 픽쳐를 로딩하는 단계와 보간 필터를 거쳐 예측 샘플을 생성하는 단계로 내부-파이프라인을 구성하며 코딩 유닛의 크기에 따라 내부-파이프라인에서 처리할 블록의 크기를 결정한다. 본 논문에서는 코딩 유닛 분할의 기준이 되는 블록 크기를 결정하기 위한 절충사항에 대해서도 논의한다. 제안된 구조의 효율성을 판단하기 위해 구현된 움직임 보상 모듈을 RTL 시뮬레이션 및 FPGA 보드 검증을 통해 테스트 하였으며, SoC 로 제작될 경우 초당 249 Mpixel 을 처리하여 4K-UHD 시퀀스의 실시간 디코딩이 가능한 것으로 판단되었다.

  • PDF

메타 데이터 백업을 통한 NAND 플래시 파일 시스템의 빠른 마운트 기법 (Fast mount technology based on NAND Flash File System using Meta data backup)

  • 윤창배;이태훈;정기동
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
    • /
    • pp.331-336
    • /
    • 2008
  • 최근 플래시 메모리에 기반을 둔 임베디드 시스템의 사용이 급증하고 있다. 이러한 내장형 시스템은 일반적으로 빠른 부팅시간을 제공해야 한다. 하지만 부팅 과정에서 플래시 메모리용 파일 시스템을 초기화하는 마운트 시간은 요구되는 빠른 부팅 시간에 비해 비교적 긴 시간을 요구하며, 이는 플래시 메모리의 크기에 따라 증가하게 된다. 따라서 플래시 메모리용 파일 시스템의 마운트 시간은 내장형 컴퓨터 시스템의 부팅 시간을 지연시키는 가장 큰 요인이 될 것이다. 즉 이를 개선하기 위한 빠른 마운트 기법에 대한 연구가 요구되어진다. 본 논문은 이 점에 초점을 맞추어 플래시 메모리용 파일 시스템의 빠른 마운트 기법을 제안한다. 전체 메모리상에 저장되는 로그 데이터를 언마운트 시점에 플래시 메모리의 특정 영역에 저장해 두었다가 마운트 시점에 다시 읽어 들이는 방법을 사용하여, 로그 데이터를 구성하기 위해 플래시 메모리 전체를 스캔하는 것을 피할 수 있다. 즉 최소한의 메타데이터만을 스캔함으로써 고속으로 마운트를 수행할 수 있게 된다.

  • PDF

DDMB 구조에서의 런타임 메모리 최적화 알고리즘 (Run-time Memory Optimization Algorithm for the DDMB Architecture)

  • 조정훈;백윤흥;권수현
    • 정보처리학회논문지A
    • /
    • 제13A권5호
    • /
    • pp.413-420
    • /
    • 2006
  • 대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.

삼차원 구조의 고집적 플래시 메모리 소자의 설계

  • 진준;유주형;김태환
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.126-126
    • /
    • 2011
  • 삼차원 구조의 낸드 플래시 메모리 소자는 기존 이차원 구조의 메모리 소자를 비례 축소할 때 발생하는 단채널 효과와 간섭효과를 최소화 하면서 집적도를 높일 수 있는 장점 때문에 많은 연구가 진행되고 있다. 그러나, 삼차원 구조의 낸드 플래시 메모리 소자는 공정 과정이 복잡하고 주변 회로 연결이 어려울 뿐만 아니라 금속 접촉에 필요한 면적이 넓은 단점을 가지고 있다. 이러한 문제점을 해결하기 위해 Vertical-Stacked-Array-Transistor (VSAT) 구조를 갖는 플래시 메모리 소자가 제안되었으나, VSAT 구조 역시 드레인 전류량이 적고 program과 erase 동작 시게이트 양쪽의 전하 트랩층에 전자와 정공을 비효율적으로 포획해야 하는 문제점을 가진다. 본 연구에서는 기존의 VSAT 구조의 문제점을 개선하면서 집적도를 증가한 삼차원 구조의 고집적낸드 플래시 메모리 소자를 제안하였다. 본 연구에서 제안한 플래시 메모리 소자의 구조는 기존 VSAT 구조에서 수직 방향의 두 string 사이에 존재하는 polysilicon을 제거하고 두 string 사이에 절연막을 증착하였다. 삼차원 시뮬레이션 툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션 하였다. 소스와 드레인 사이의 유효 채널 길이가 감소하였기 때문에 기존의 VSAT 구조를 갖는 메모리 소자에 비해 turn-on 상태의 드레인 전류가 증가하였다. 제안한 플래시 메모리 소자의 subthreshold swing (SS)가 기존의 VSAT 구조를 갖는 메모리 소자의 SS 에 비해 낮아, 소자의 스위칭 특성이 향상하였다. 프로그램 전후의 문턱전압의 변화량이 기존의 VSAT 구조를 갖는 메모리 소자에 비해 크기 때문에 멀티 레벨 동작이 가능하다는 것을 확인하였다.

  • PDF

낸드 플래시 메모리 상에서 효율적인 MR-트리 동작을 위한 지연 연산 기법 (Delay Operation Techniques for Efficient MR-Tree on Nand Flash Memory)

  • 이현승;송하윤;김경창
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제14권8호
    • /
    • pp.758-762
    • /
    • 2008
  • 플래시 메모리 중 저장장치로 사용되는 낸드 플래시 메모리는 유비쿼터스 및 모바일 환경에 적합한 특성으로 다양한 분야의 저장장치로 이용되고 있으며 효율적인 활용을 위한 많은 연구가 진행되고 있다. 모바일 환경에서 이용할 수 있는 멀티미디어 데이타베이스 시스템을 위한 인덱스로써 공간 데이타 액세스가 가능한 R-트리의 검색 성능을 향상시킨 MR-트리는 메인 메모리 데이터베이스 시스템에서 캐쉬 미스를 줄이고 중간 노드의 이용률을 높임으로써 연산 성능을 높일 수 있는 특성을 가진다. 본 논문에서는 검색 성능이 좋은 MR-트리를 활용하여 낸드 플래시 메모리 기반에서 효율적인 동작을 위한 지연 연산 기법을 제안하였다. MR-트리의 노드 크기를 낸드 플래시 메모리의 쓰기 연산 단위에 맞추고 인덱스 수정 연산 시 노드 크기만큼 지연 연산하여 쓰기 연산으로 인한 플래시 메모리에서의 추가적인 비용을 줄이고 연산 횟수를 줄여 인덱스 성능을 향상 시켰다.

Study on the Performance Evaluation and Analysis of Mobile Cache Memory

  • Lee, Sangmin;Kim, Jongwan;Kim, Ji Young;Oh, Dukshin
    • 한국컴퓨터정보학회논문지
    • /
    • 제25권6호
    • /
    • pp.99-107
    • /
    • 2020
  • 본 논문에서는 모바일 기기에서 앱 실행 시 데이터 접근 속도를 향상하기 위해 사용하는 모바일 캐시의 특징을 분석하고 캐시 데이터 접근 실험을 통해 모바일 캐시의 중요성을 검증한다. 지난 10년간 모바일 기기 시장은 빠른 속도로 성장하였지만, 배터리가 제한적이고, 기기의 크기와 가격이 고려돼야 하므로 속도가 빠른 하드웨어를 사용하기 어렵다. 따라서 캐시 메모리와 같이 메모리 완충 구조를 통해 성능을 보완한다. 본 논문의 주요분석 대상은 캐시 메모리 크기, 캐시의 계층구조 그리고 교체방식과 그에 따른 모바일 성능을 확인한다. 시뮬레이션 데이터는 마이크로프로세서 시스템 연구에서 캐시 성능 확인용으로 사용한 데이터를 사용하였다. 실험결과 모바일 기기에서 캐시 메모리를 사용할 때 데이터에 대한 평균 접근 속도는 캐시 메모리가 없을 때 보다 10배의 성능향상을 보였으며 결과적으로 캐시 메모리는 같은 사양일 때 모바일 기기의 성능향상에 도움이 되는 것으로 나타났다.

NAND 플래시 메모리 파일 시스템의 설계 (Design of a File System on NAND Flash Memory)

  • 박송화;이주경;정기동
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
    • /
    • pp.781-783
    • /
    • 2005
  • 본 논문은 임베디드 시스템에서 대용량 저장시스템에 적합한 NAND 플래시 메모리 기반의 파일 시스템을 제안한다. 플래시 메모리는 비휘발성이며 기존의 하드디스크와 같은 자기 매체에 비해서 크기가 작고 전력소모도 적으며 내구성이 높은 장점을 지니고 있다. 그러나 제자리 덮어쓰기 (update-in-place)가 불가능하고 메모리 셀에 대한 초기화 횟수가 제한되는 단점이 있다. 또한 NAND 플래시 메모리는 바이트 단위의 입출력이 불가능하다. 이러한 특성 때문에 NAND 플래시 메모리를 저장장치로 사용할 경우 기존의 저장 장치 관리 방법과는 다른 방법을 요구한다. 본 논문은 임베디드 시스템에서 대용량 저장장치를 위한 NAND 플래시 메모리 기반의 파일 시스템의 구조를 제시하고, 대용량 파일 지원을 위한 메타 데이터 구조와 데이터 수정 기법을 제안한다.

  • PDF

클러스터 컴퓨팅 시스템에서 CPU와 메모리 부하에 기반한 작업 부하 균등화 정책 (Load Balancing Policy Based on CPU and Memory Workload in Cluster Computing System)

  • 박말순;이원주;전창호
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
    • /
    • pp.385-387
    • /
    • 2003
  • 본 논문에서는 이질적인 클러스터 컴퓨팅시스템 에서 CPU와 메모리 자원을 효율적으로 사용하는 작업 부하 균등화 정책을 제안한다. 이 정책의 특징은 CPU부하 상태와 수행중인 작업의 메모리 요구량을 고려하여 작업을 동적으로 할당하는 것이다. 먼저 각 노드는 CPU와 메모리 사용량에 따라 과부하 상태가 아니면 작업을 할당받아 수행한다. 그리고 수행중인 작업의 메모리 요구량이 가용 메모리 크기를 초과하여 페이지 폴트가 발생하면 수행 중인 작업을 다른 노드로 이주시킴으로써 메모리 과부하에 따른 페이지 폴트 발생을 줄이고, 작업의 대기 시간과 수행시 간을 단축한다. 본 논문에서는 시뮬레이션을 통하여 제안한 작업부하 균등화 정책이 기존의 CPU 기반정책에 비해 시스템의 성능향상 면에서 유리함을 검증한다.

  • PDF

임베디드 시스템에서 다중 데이터 메모리 뱅크의 활용 (Exploiting Multi Data Memory Banks in Embedded Systems)

  • 조두산;양승준;권용인;이하윤;권동현;백윤흥
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2013년도 추계학술발표대회
    • /
    • pp.46-47
    • /
    • 2013
  • 지난 수십년 동안 휴대기기 시장의 다양한 요구에 맞추어 임베디드 시스템 기술이 발전되어 왔다. 현재의 임베디드 시스템은 작은 크기의 특화된 하드웨어를 차용하면서도 높은 효율의 성능을 저가에 제공할 수 있는 기술들이 핵심을 이루고 있다. 이러한 핵심 기술들 중의 하나가 다중 메모리 뱅크이다. 예를 들면, 이중 메모리 뱅크는 같은 공간에 두 배의 메모리 대역폭의 제공할 수 있는 특징을 갖는다. 이러한 특징은 이중포트 메모리에 비하여 적은 비용으로 동일한 대역폭을 제공할 수 있는 장점을 제공한다. 그러나 현재까지도 다중 메모리 뱅크의 효율적인 사용을 지원하는 소프트웨어 기술은 부족한 실정이다. 본 연구에서는 다중 메모리 뱅크의 활용 문제를 간섭 그래프 (interference graph)를 이용하여 효과적으로 해결하였다.

낸드플래시 메모리의 효율적인 ECC 패리티 저장 방법 (Efficient Policy for ECC Parity Storing of NAND Flash Memory)

  • 김석만;오민석;조경록
    • 한국콘텐츠학회논문지
    • /
    • 제16권10호
    • /
    • pp.477-482
    • /
    • 2016
  • 본 논문은 ECC(error correcting code)의 오버헤드를 고려한 패리티의 저장 정책 및 그에 따른 낸드 플래시 메모리 컨트롤러의 구조를 제안한다. 일반적인 낸드 플래시 메모리의 용법은 데이터 영역과 스페어 영역을 분리하는 것이다. ECC 패리티는 낸드 플래시 메모리에 데이터가 입력될 때 생성된다. 일반적으로 ECC의 메시지 길이는 낸드 플래시 메모리의 한 페이지 보다 작기 때문에, 각 메시지의 패리티를 모두 모아 스페어 영역에 저장하게 된다. 읽기 동작 시에는 데이터 영역에 이어 스페어 영역의 ECC 패리티까지 모두 읽은 후에 ECC 처리를 통한 데이터 정정이 가능하다. 이 때 발생하는 오버헤드를 줄이기 위해 데이터/스페어 영역의 구분없이 ECC 처리된 데이터와 패리티를 연속으로 저장하는 분산형 정책을 사용하였다. 제안된 분산형 정책과 기존의 수집형 정책의 오버헤드를 설계적인 측면과 타이밍 측면으로 분석하고, 그에 맞는 낸드 플래시 메모리 컨트롤러의 구조를 제시한다. 페이지의 크기에 따른 액세스 시간을 시뮬레이션을 통해 분석한 결과, 읽기 동작 시, 분산형 정책의 액세스 시간이 수집형 정책에 비해 짧았고 페이지의 크기가 커질수록 감소율이 컸다. 실험에 사용된 16KB의 페이지 크기를 갖는 낸드 플래시 메모리의 경우 분산형 정책의 액세스 시간이 수집형 정책에 비해 13.6% 감소하였다. 이는 4GB 크기의 영상 파일을 읽을 때 약 1분가량의 시간이 단축되는 효과를 얻을 수 있다. 또한 읽기 동작이 많은 SSD(solid state drive)의 특성 상 전반적인 시스템의 성능 향상을 기대할 수 있다.