• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.7 no.2
• /
• pp.126-130
• /
• 2006

Programmable Logic Controller(PLC) is the most widely utilized and plays an important role in industrial control system. Sequential Function Chart(SFC) is a graphic language which is suitable for describing a sequential control logic in discrete control system. We can design a distribute control construction and a hierarchical control construction in process control system described by SFC. In hierarchical control structure, we construct each subsystems to synchronize a synchronous signal between subsystems, and the command system gives and takes a synchronous signal with subsystems. Therefore, the system has a low memory efficiency and a low system performance. In this paper, we propose the method that improved the efficiency of memory in hierarchical control construction, and confirm its feasibility through an actual example.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.434-437
• /
• 2011

낸드 플래시 메모리는 하드 디스크와는 다른 여러가지 특성 때문에 논리 주소를 불러 주소를 변환해 주는 주소 변환 계층(FTL)이 필요하다. 최근에 고성능의 저장 장치를 제공하기 위해서 페이지 수준의 주소 변환 기법이 많이 사용되고 있는 데, 이 기법은 매핑 정보가 너무 커서 메모리에서 매핑 정보를 관리하기에는 힘들다는 문제와 데이터의 접근 지역성을 잘 활용하지 못하는 문제가 있다. 본 논문에서는 스토리지의 주소 공간을 유닛이라는 단위로 분리하여 페이지 수준의 주소변환을 사용함으로써 매핑 정보를 크기를 줄이고 또한 접근 지역성을 활용하여 가비지 컬렉션 오버해드를 줄이는 유닛 레벨 주소 변환 기법을 제시한다. 실험결과 제시한 기법은 페이지 매핑 기법보다 랜덤 접근 패턴에서 가비지 컬렉션 오버해드를 40% 감소시켰으며 매핑 데이터 량도 38% 감소시켰다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.555-558
• /
• 2011

하드웨어의 발전으로 인하여 한 머신에 장착되는 물리 메모리의 크기가 점차로 커지고 있으며, 가상화 기술과 같은 서버 통합 워크로드가 일반화됨에 따라 개별 응용프로그램의 working set size 또한 증가하고 있다. 하지만 가상주소에 대한 물리주소 변환의 cache인 TLB(Translation Look-aside Buffer)의 커버리지는 물리 메모리 크기가 커짐에 따라 점차 줄어들어 TLB miss가 발생하여 메모리 접근이 느려질 가능성이 더욱 높아지고 있다. 본 논문에서는 계층적 비트맵을 사용하는 TLB 표현 방법을 이용하여 TLB 커버리지를 높이는 하드웨어적인 기법을 제안하고, 이에 적합한 운영체제 기법을 제안한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.361-364
• /
• 2011

본 논문의 목표는 크게 두 가지이다. 하나는 2010년에 개발한 메신저 자동번역 시스템을 소개하는 것이고, 다른 하나는 메신저 대화체 문장을 더욱 고품질로 번역하기 위한 구조화된 번역 메모리(Structured Translation Memory)를 소개하는 것이다. 구조화된 번역 메모리는 기존의 문자열 기반의 번역 메모리와 자동 번역 시스템의 경계를 허무는 개념으로 구조를 표현하는 계층적 번역 메모리들로 구성된다. 구조화된 번역 메모리는 문자열 번역 메모리, 원형 어휘로 구성된 번역 메모리, 고유명사가 청킹된 번역 메모리, 날짜/숫자가 청킹된 번역 메모리, 기본명사구가 청킹된 번역 메모리, 문장 패턴 번역 메모리로 단계적으로 구성된다. 구조화된 번역 메모리를 적용하기 전의 2010년의 영한 메신저 자동 번역 시스템의 번역률이 81.67%였던 반면에, 구조화된 번역 메모리를 적용하려는 2011년의 영한 메신저 자동 번역 시스템의 시물레이션 번역률은 85.25%인 것으로 평가되었다. 따라서 구조화된 번역 메모리를 적용하였을 때는 기존의 번역률보다 3.58% 향상할 것으로 예측된다.

• The KIPS Transactions:PartA
• /
• v.12A no.7 s.97
• /
• pp.621-626
• /
• 2005

Recently, flash memory is widely used in various embedded applications since it has many advantages in terms of non-volatility, fast access speed, shock resistance, and low power consumption. However, it requires a software layer called FTL(Flash Translation Layer) due to its hardware characteristics. We present a new FTL algorithm named LSTAFF(Large State Transition Applied Fast flash Translation Layer) which is designed for large block flash memory The presented LSTAFF is adjusted to flash memory with pages which are larger than operating system data sector sizes and we provide performance results based on our implementation of LSTAFF and previous FTL algorithms using a flash simulator.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.7
• /
• pp.1691-1716
• /
• 1998

본 논문에서는 계층적 블록매칭 알고리즘(HBMA)을 위한 두 가지 병렬 VLSI 아키텍쳐를 제안한다. HBMA는 계층에 따른 반복수행과 공간 인터폴레이션을 기반으로 수행되며, 이러한 수행 특성은 병렬처리의 장애요소인 데이터 종속성을 내재하고 있다. 제안된 아키텍쳐는 HBMA의 계층간 데이터 종속성을 해결하기 위하여 기본적으로 파이프라인 구조를 채택하고 있으며, HBMA에서 주어진 매개변수에 따라 세 단계의 스테이지로 구성된다. 제안된 아키텍쳐는 입력 프레임 데이터의 흐름을 제어하는 방식에 따라 두 가지 종류로 구분된다. U-Architecture는 단방향 스캔 순서를 따르도록 설계되었으며, B-Architecture는 양방향 스캔 수서를 따르도록 설계되었다. 각 아키텍쳐의 내부 메모리와 인터폴레이션 모듈은 해당 스캔 순서에 따라 동기적으로 동작할 수 있는 구조를 가진다. 성능분석의 결과로서 본 논문에서 제안한 두 가지 아키텍쳐가 모두 방송용 비디오 포맷을 실시간으로 처리할 수 있음을 보이고, HDTV 포맷은 가까운 장래의 VLSI 기술로 실시간 성능을 얻을 수 있음을 보였다. 또한, B-Architecture는 공간 연결성 내부 메모리 구조를 채택함으로써 입력 데이터의 재활용도를 높이고, 이에 따라 Q-Architecture에 비해서 데이터 입출력 핀의 개수를 약 반정도 줄일 수 있는 특성을 보이고 있다.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1331-1332
• /
• 2015

본 논문은 CAN(Controller Area Network) 통신의 WCRT(Worst Case Response Time) 분석을 통해 IEEE1212 기반 RTU(Remote Terminal Unit)의 통신 신뢰성을 검증한다. RTU는 원격지에서 네트워크를 구성하여 각 모듈들로부터 획득한 정보를 서버로 전송하거나 원격지를 제어하는 역할을 한다. 본 논문에서 대상으로 하는 RTU의 네트워크는 물리계층과 데이터링크 계층은 CAN을 사용하고 응용계층은 IEEE1212 기반으로 통신한다. 즉, RTU를 구성하는 모듈은 각각메모리 영역을 가지고 있고, CAN ID에 메모리 주소를 포함하여 해당 영역을 쓰는 구조로 통신을 한다. 첫 번째로 이러한 응용계층을 고려하여 WCRT를 계산하는 방법을 제시하고, 두 번째로 CAN 메시지의 우선 순위를 최적화하는 방법을 고찰한다. 마지막으로 시험 환경을 구축하고 시뮬레이션을 통해 앞에서 선정한 우선순위에 따라 통신 신뢰성을 검증한다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.6
• /
• pp.673-677
• /
• 2010

Recently, NAND flash memory has been widely used in embedded systems, personal computers, and server systems because of its attractive features, such as non-volatility, fast access speed, shock resistance, and low power consumption. Due to its hardware characteristics, specifically its 'erase-before-write' feature, Flash Translation Layer is required for using flash memory like hard disk drive. Many FTL schemes have been proposed, but conventional FTL schemes have problems such as block thrashing and block associativity problem. The KAST scheme tried to solve these problems by limiting the number of associations between data block and log block to K. But it has also block thrashing problem in random access I/O pattern. In this paper, we proposed a new FTL scheme, UDA-LBAST. Like KAST, the proposed scheme also limits the log block association, but does not limit data block association. So we could minimize the cost of merge operations, and reduce merge costs by using a new block reclaim scheme, log block garbage collection.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.166-168
• /
• 1998

분산시스템이 고성능의 네트워크로 연결되면서 네트워크 메모리(network memory)라는 새로운 메모리 계층이 등장하였다. 기존 운영체계가 가장 메모리를 위해 로컬 하드디스크를 사용하는 반면, 네트워크 메모리는 네트워크 연결된 각 노드들 중에서 유휴 상태에 있는 노드의 메모리를 가상 메모리로 사용한다. 네트워크 메모리를 활용하는 기존 연구의 대부분은 하나나 그 이상의 관리 서버 노드를 두어 관리 서버가 페이징 디바이스의 역할을 하는 원격 노드들을 관리하에 한다. 관리 서버 노드는 각 노드의 메모리 활용 상태을 점검하여 로컬 노드에게 페이지를 제공할 수 있는 원격 노드와의 중재 역할을 담당한다. 그러나 만약 관리 서버에 문제가 발생할 경우 관리 서버와 연결된 모든 노드들에게도 그 영향이 파급될 수가 있다. 본 논문에서는 serverless 하게 하는 노드들의 관계를 설정함으로 관리서버 노드의 문제가 야기되는 다른 노드들의 다운 현상을 최소화 할 수 있는 serverless 네트워크 가상 메모리를 제시한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.11a
• /
• pp.223-225
• /
• 2007

본 연구에서는 대용량 메모리 데이터 처리를 위한 범용 하드웨어 기반의 결함내성 원격 메모리 시스템의 성능을 분석하고자 한다. 대단히 빠른 접근 속도를 보장하는 휘발성 메모리를 이용한 원격 메모리 시스템의 실용적인 활용을 위해서는 결함내성의 성질이 필수적으로 보장되어야 한다. 본 연구에서는 RAID 기법과 유사한 방법을 이용하여 결함내성 메모리 시스템을 구현하고, 제안한 새로운 계층의 결함내성 메모리의 성능을 평가하고자 한다. 범용으로 쓰이는 MySQL과 같은 데이터베이스를 이용한 TPC-C 실험 결과로 볼 때 본 연구에서 구현한 결함내성 원격 메모리 시스템은 일반적인 대용량 메모리 데이터 처리 시스템에서 요구하는 필수요건인 결함내성 성질을 성공적으로 만족하고 있는 것으로 생각된다.