• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.273-273
• /
• 2011

현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이러한 문제를 해결하기 위하여 silicon nitride와 같은 절연체를 전자의 트랩층으로 사용하는 charge trap flash (CTF) 메모리 소자에 대한 연구가 활발히 진행되고 있다. CTF 메모리 소자의 전기적 특성에 대한 연구는 활발히 진행 되었지만, 수치 해석 모델을 사용하여 메모리 소자의 전하수송 메커니즘을 분석한 연구는 매우 적다. 본 연구에서는 수치 해석 모델을 적용하여 개발한 시뮬레이터를 사용하여 CTF 메모리 소자의 프로그램 동작 시 전하수송 메커니즘에 대한 연구를 하였다. 시뮬레이터에 사용된 모델은 연속방정식, 포아송 방정식과 Shockley-Read-Hall 재결합 모델을 수치해석적 방법으로 계산하였다. 또한 CTF 소자 프로그램 동작 시 트랩 층으로 주입되는 전자의 양은 Wentzel-Kramers-Brillouin 근사 법을 이용하여 계산하였다. 트랩 층에 트랩 되었던 전자의 방출 모델은 이온화 과정을 사용하였다. 게이트와 트랩 층 사이의 터널링은 Fowler-Nordheim (FN) tunneling 모델, Direct tunneling 모델, Modified FN tunneling 모델을 적용하였다. FN tunneling 만을 적용했을때 보다 세가지 모델을 적용했을 때가 더 실험치와의 오차가 적었다. 그 이유는 시뮬레이션 결과를 통해 인가된 전계에 의해 Bottom Oxide 층의 에너지 밴드 구조가 변화하여 세가지 tunneling 모델의 구역이 발생하는 것을 확인 할 수 있었다. 계산된 결과의 전류-전압 곡선을 통해 CTF 메모리 소자의 프로그램 동작 특성을 관찰하였다. 트랩 층의 전도대역과 트랩 층 내부에 분포하는 전자의 양을 시간에 따라 계산하여 트랩 밀도가 시간이 지남에 따라 일정 값에 수렴하고 많은 전하가 트랩 될 수록 전하 주입이 줄어듬을 관찰 하였다. 이와 같은 시뮬레이션 결과를 통해 CTF 메모리의 트랩층에서 전하의 이동에 대해 더 많이 이해하여 CTF 소자가 가진 문제점 해결에 도움을 줄 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.328.1-328.1
• /
• 2016

높은 집적도를 가진 소자에 대한 요구가 커지면서 낸드 플래시 메모리에 대한 연구가 많이 이루어 지고 있다. 그러나 소자의 크기가 작아지면서 게이트 누설 전류, 셀간 간섭, 단 채널 효과 등과 같은 문제들이 발생한다. 이에 따라 제한된 공간에서의 coupling ratio값을 증가시켜야 하는 문제가 주목 받으면서 얇은 절연층에 대한 많은 연구가 진행되고 있다. 본 연구에서는 절연층 구조를 비대칭으로 사용한 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 메모리 소자가 각 셀 간의 절연층을 가질 때 낮은 셀 간 간섭과 높은 coupling ratio 값을 가진다. 절연층 구조의 높이와 방향의 두께가 증가할수록 게이트 누설 전류의 값이 감소하였다. 또한 비대칭 절연층 구조의 플래시 메모리에서 플로팅 게이트의 on-current 레벨과 전위 값이 기존의 플래시 메모리에 비해 크게 나타나는 시뮬레이션 결과값을 관찰하였다. 비대칭 절연층 구조를 가지는 플래시 메모리는 게이트 누설 전류에 영향을 미치는 절연층 주위의 전기장의 값이 기존 구조에 비해 약 30 % 감소하였고 같은 프로그램 동작 전압에서 플로팅 게이트에 주입되는 전하의 양 또한 증가하였다. 이 연구 결과는 낸드 플래시 메모리 소자에서 게이트 누설 전류 문제를 감소시키고 프로그램 특성을 증진시키는데 도움이 된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.348-348
• /
• 2012

CTF 메모리 소자는 높은 집적도와 낮은 구동전압과 CMOS 공정을 그대로 사용할 수 있고 비례 축소가 용이하다는 장점을 가지기 때문에 많은 연구가 진행되고 있다. CTF 메모리의 게이트 크기가 30 nm 이하로 작아짐에 따라 메모리 셀 간의 간섭이 매우 크게 증가하는 문제점이 있다. 이 문제점을 해결하기 위해 낸드 플래쉬 메모리 소자에서 셀 간 간섭 현상에 대한 많은 연구가 진행되고 있다. 본 연구에서는 $TaN-Al_2O_3-SiN-SiO_2-Si$ (TANOS) 플래쉬 메모리 소자에서 recess field의 모양에 따른 전기적 특성을 시뮬레이션 하였다. Recess field는 각 전하 트랩 층의 word 라인 방향에 존재하며 셀 간 간섭 효과를 줄이고 메모리 소자의 coupling ratio를 증가시키는 효과를 가지고 있다. TANOS 메모리 소자의 게이트 크기를 25 nm 에서 40 nm 로 변화하면서 round 타입의 recess field와 angular 타입의 recess field 에 대한 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 이용하여 시뮬레이션 하였다. Recess field를 가지지 않은 TANOS 메모리의 셀 간 간섭 효과는 게이트의 크기가 40 nm에서 25 nm 줄어들 때 많이 증가한다. 시뮬레이션된 결과에서 recess field의 모양에 상관없이 깊이가 늘어남에 따라 셀 간 간섭효과가 감소하였다. Recess field 의 깊이가 커짐에 따라 surrounding area가 늘어나 coupling ratio 가 증가하였다. Recess field 의 깊이가 증가함에 따라 프로그램 동작 시 트랩 층에 트랩 되는 전하의 수가 증가하고 recess field가 Si 기판의 표면에 가까이 위치할수록 coupling ratio, 드레인 전류 및 동작속도가 증가하였다. Recess field의 모양에 달리 하였을 때는 round 타입의 recess field를 가진 플래쉬 메모리 디바이스가 angular 타입의 recess field를 가진 소자와 비교하여 채널 표면의 잉여 전계가 감소하여 subthreshold leakage current 감소하였다. 본 연구의 시뮬레이션 결과는 수십 나노 스케일의 CTF 낸드 플래쉬 메모리 전기적 특성을 이해하는데 도움을 줄 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.228-228
• /
• 2011

낮은 공정비용과 높은 집적도를 가지는 플래시 메모리 소자에 대한 휴대용기기에 응용가능성때문에 연구가 필요하다. 플래시 메모리 중에서도 질화막에 전하를 저장하는 전하 포획 플래시 메모리 소자는 기존의 부유 게이트 플래시 메모리 소자에 비해 공정의 단순하고 비례축소에 용이하며 인접 셀 간의 간섭에 강하다는 장점으로 많은 관심을 갖게 되었다. 소자의 크기가 작아짐에 따라 전하 포획 플래시 메모리 소자 역시 인접 셀 간의 간섭현상과 단채널 효과가 문제를 해결할 필요가 있다. 본 연구에서는 인접 셀 간의 간섭을 최소화 시키기 위하여 metal-oxide-nitride-oxide-silicon (MONOS) 플래시 메모리 소자에 bit-line 방향으로 금속 공간층을 삽입할 구조를 사용하였으며 금속 공간층의 깊이에 따른 전기적 성질을 비교하였다. 게이트 길이는 30 nm, 금속 공간층의 깊이를 채널 표면에서부터 4 nm~12 nm까지 변화하면서 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 전기적 특성을 계산하였다. 금속 공간층의 깊이가 채널표면에 가까워 질수록 fringing field가 증가하여 드레인 전류가 증가하였고, 금속 공간층의 전기적 차폐로 인해 인접 셀의 간섭현상도 감소하였다. 금속 공간층이 표면에 가까이 위치할수록 전하 저장층을 감싸는 면적이 증가하여 coupling ratio가 높아지기 때문에 subthreshold swing 특성이 향상되었으나, 금속 누설전류가 증가하였다.

• Journal of the Korea Convergence Society
• /
• v.11 no.10
• /
• pp.1-7
• /
• 2020

The manufacturing process of the resistive variable memory device, which is the based of neuromorphic device, maintained the continuity of vacuum process and applied plasma module suitable for the production of the ReRAM(resistive random access memory) and process technology for the neuromorphic computing, which ensures high integrated and high reliability. The ReRAM device of the oxide thin-film applied to the plasma module was fabricated, and research to improve the properties of the device was conducted through various experiments through changes in materials and process methods. ReRAM device based on TiO₂/TiOx of oxide thin-film using plasma module was completed. Crystallinity measured by XRD rutile, HRS:LRS current value is 2.99 × 10³ ratio or higher, driving voltage was measured using a semiconductor parameter, and it was confirmed that it can be driven at low voltage of 0.3 V or less. It was possible to fabricate a neuromorphic ReRAM device using oxygen gas in a previously developed plasma module, and TiOx thin-films were deposited to confirm performance.

• 전기의세계
• /
• v.31 no.9
• /
• pp.636-641
• /
• 1982

이 버블 메모리는 기존 기억소자들의 진화된 형태라든가 또는 그들을 대치할 소지라기 보다는 차라리 아주 흥미 있으며 이미 널리 사용되고 있는 기존 기억소자들과는 다른 특성을 가진 새로운 집적 기억소자라고 말할 수 있을 것이다. 이 새로운 기억소자의 두드러진 특성을 들자면 다음과 같다. 첫째, 아주 높은 집적도, 둘째, 움직이는 기계부분이 없다. 셋째, maintenance가 필요업소 충실도가 높다. 다른 집적기억소자들과 비교해 볼 때 이 버블 메모리는 수 mega-bits를 넘지않는 기억소자의 시스템에 있어 가격면에서 우수한 장점을 갖고 있는데 이것은 이 소자를 사용함에 있어 비싼 기계적인 시스템이 필요하지 않다는 사실만으로도 알 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.200.2-200.2
• /
• 2015

모바일 기기의 성장세로 인해 낸드 플래시 메모리에 대한 수요가 급격히 증가하면서 높은 집적도의 소자에 대한 요구가 커지고 있다. 그러나 소자의 크기가 작아지면서 비례 축소로 인한 게이트 누설 전류, 셀간 간섭, 단 채널 효과 등과 같은 문제들이 발생한다. 이에 따라 제한된 공간에서의 coupling ratio값이 증가해야 하는 문제가 주목 받으면서 얇은 절연층에 대한 많은 연구가 진행되고 있다. 본 연구에서는 절연층 구조를 비대칭으로 사용한 낸드 플래시 메모리의 누설전류의 변화와 coupling ratio값의 변화를 관찰하였다. 비대칭 절연층 구조를 가지는 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 메모리 소자가 각 셀 간의 절연층을 가질 때 낮은 셀 간 간섭과 높은 coupling ratio 값을 가진다. 절연층의 구조 높이와 방향의 두께가 증가 할수록 게이트 누설 전류의 값이 크게 줄어들었다. 또한 비대칭 절연층 구조의 플래시 메모리에서 플로팅 게이트의 on-current 레벨과 전위 값이 기존의 플래시 메모리에 비해 크게 나타나는 시뮬레이션 결과값을 관찰하였다. 비대칭 절연층 구조를 가지는 플래시 메모리는 게이트 누설 전류에 영향을 미치는 절연층 주위의 전기장의 값이 기존 구조에 비해 약 30% 감소하였고 같은 프로그램 동작 전압에서 플로팅 게이트에 주입되는 전하의 양 또한 증가하였다. 이 연구 결과는 낸드 플래시 메모리 소자에서 게이트 누설 전류 문제를 감소시키고 프로그램 특성을 증진시키는데 도움이 된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.201.1-201.1
• /
• 2015

복합 유무기 혼합물을 사용하여 제작한 유기 쌍안정 메모리 소자는 저전력 소비, 고밀도 저장성, 높은 기계적 유연성, 저렴한 가격, 간단한 공정 과정 등의 장점들로 인하여 메모리 분야에서 많은 관심을 받고 있다. 그래핀 옥사이드층을 활용하여 만든 소자에 관한 연구는 이미 다양하게 진행되고 있으나, CdSe/ZnS 양자점을 활용한 메모리 소자에 관한 연구는 아직 많이 연구되고 있지 않다. 본 연구에서는 CdSe/ZnS 양자점을 그래핀 옥사이드에 내포한 유기 쌍안정 메모리 소자를 제작하여 메모리로써의 활용 가능성과 메커니즘을 확인하였다. Indium-tin-oxide (ITO) 기판을 세척한 후, CdSe/ZnS 양자점을 내포한 그래핀 옥사이드 층을 스핀코팅을 이용하여 1000 rpm, 3000 rpm, 1000 rpm으로 각각 3 s, 40 s, 3 s로 코팅한 후 핫플레이트에서 90oC로 30분 동안 열처리 한다. 이렇게 제작된 소자의 실온에서 전류-전압을 측정한 결과 높은 전도도와 낮은 전도도의 비율이 최대 [10]^3까지 나오는 것을 확인할 수 있었다. 투과전자 현미경 및 X선 광전자 분광법 측정결과 그래핀 옥사이드 층과 그 안에 내포된 양자점들의 유무를 확인할 수 있었다. 내구성을 측정한 결과 소자가 안정적이라는 것을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.56-56
• /
• 2011

투명 메모리 소자는 향후 투명 디스플레이 등 투명 전자기기와 집적화해 통합형 투명 전자시스템을 구현을 위해 지속적으로 연구가 진행 되고 있으며, 산학계에서는 다양한 메모리 소자중 큰 밴드-갭(>3 eV) 특성을 가지는 저항 변화 메모리(Resistive Random Access Memory, ReRAM)를 이용한 투명 메모리 구현 가능성을 지속적으로 보고하고 있다. 현재까지의 저항 변화 메모리 연구는 물질 최적화를 위해 다양한 금속-산화물계(Metal-Oxide) 저항 변화 물질에 대한 연구가 활발하게 진행 되고 있지만, 금속-산화물계 물질의 경우 근본 적으로 그 제조 공정상 산소에 의한 다수의 산소 디펙트 형성과 제작 시 쉽게 발생할 수 있는 표면 오염의 문제점을 안고 있으며, 또한 Endurance 및 Retention 등의 신뢰성에 문제를 보이고 있다. 따라서, 이러한 문제점을 근본 적으로 해결하기 위해 새로운 저항 변화 물질에 관한 물질 최적화 연구가 요구 되며, 본 연구진은 다양한 금속-질화물계(Metal-Nitride) 물질을 저항변화 물질로 제안해 연구를 진행 하고 있다. 이전 연구에서, 물질 고유의 우수한 열전도(285 W/($m{\cdot}K$)) 및 절연 특성, 큰 밴드-갭(6.2 eV), 높은 유전율(9)을 가지고 있는 금속-질화물계 박막인 AlN를 저항변화 물질로 이용하여 저항변화 메모리 소자 연구를 진행하였으며, 저전압 고속 동작 특성을 보이는 신뢰성 있는 저항 변화 메모리를 구현하였다. 본 연구에서는 AlN의 큰 밴드-갭 특성을 이용하여 투명 메모리 소자를 구현하기 위한 연구를 진행 하였다. 투과도 실험 결과, 가시광 영역 (380-700 nm)에서 80% 이상의 투과도를 보였으며, 이는 투명 메모리 소자로써의 충분한 가능성을 보여 준다. 또한, I-V 실험에서 전형적인 bipolar 스위칭 특성을 보이며, 스위칭 전압 및 속도는 VSET=3 V/Time=10 ns, VRESET=-2 V/Time=10ns에서 가능하였다. 신뢰성 실험에서, 108번의 endurance 특성 및 105 초의 retention 특성을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.229-229
• /
• 2011

부유 게이트 Floating gate (FG) 플래시 메모리 소자의 단점을 개선하기 위해 전하 포획 층에 전하를 저장하는 전하 포획 플래시 메모리 Charge trap flash (CTF)소자에 대한 연구가 활발히 진행되고 있다. CTF소자는 FG플래시 메모리 소자에 비해 비례축소가 용이하고 긴 retention time을 가지며, 낮은 구동 전압을 사용하는 장점을 가지고 있다. CTF 소자에서 비례축소에 따라 단채널 효과와 펀치-쓰루 현상이 증가하는 문제점이 있다.본 연구에서는 CTF 단채널 효과와 펀치-쓰루 현상을 감소시키기 위한 방법으로 silicon-on-insulator (SOI) 기판을 사용하였으며 SOI기판에서 절연층의 깊이에 따른 전기적 특성을 고찰하였다. silicon-oxide-nitride-oxide-silicon(SONOS) 구조를 가진 CTF 메모리 소자를 사용하여 절연층의 깊이 변화에 따른 subthreshold swing특성, 쓰기-지우기 동작 특성을 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 조사하였다. 소스와 드레인의 junction depth는 20 nm 사용하였고, 절연층의 깊이는 5 nm~25 nm까지 변화하면서 절연층의 깊이가 20 nm이하인 fully depletion 소자에 비해, 절연층의 깊이가 25 nm인 소자는 partially depletion으로 인해서 드레인 전류 레벨이 낮아지고 subthreshold swing값이 증가하는 현상이 나타났다. 절연층의 깊이가 너무 얕을 경우, 채널 형성의 어려움으로 인해 subthreshold swing과 드레인 전류 레벨의 전기적성질이 SOI기판을 사용하지 않았을 경우보다 떨어지는 경향을 보였다. 절연층의 깊이가 17.5 nm인 경우, CTF소자의 subthreshold swing과 드레인 전류 레벨이 가장 좋은 특성을 보였다.