• 한국통신학회논문지
• /
• 제18권12호
• /
• pp.1815-1827
• /
• 1993

본 논문에서는 MESI 캐쉬 코히어런스 프로토콜를 사용하는 Futurebus를 시스템 버스로 갖는 멀티프로세서 시스템에 대하여 4 종류의 버스 트랜잭션에 따라 시스템의 성능을 평가하였다. 성능 평가를 위한 모델링과 시뮬레이션은 SLAM II 그래픽 심볼과 컴파일러를 이용하였다. 정확한 시뮬레이션을 위하여 해석적 방법으로 MESI 프로토콜의 각 상태에 대한 확률을 구하였고, 구한 확률 값은 시뮬레이션의 입력으로 사용하였다. 시뮬레이션에서는 프로세서의 수, 캐쉬 메모리의 히트율, 읽기 명령을 수행할 확률, 메모리 엑세스 시간, 메모리 모듈의 수, 프로세서가 내부 동작을 수행할 확률, 버스의 밴드 폭에 따른 프로세서의 이용률, 메모리의 이용률, 버스의 이용률, 버수 중재 대기 시간 등을 구하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.345-348
• /
• 2013

본 논문은 온칩 버스 데이터의 압축 전송을 위한 방법을 제안한다. 영상 해상도의 가파른 증가와 함께 멀티미디어 프로세서의 온칩 버스의 데이터 트래픽은 빠르게 증가하고 있어 많은 SoC 칩들이 성능 저하를 경험하고 있다. IP 코어는 bus grant 신호를 얻는 데 많은 시간이 소요되는데 본 논문은 이 시간을 활용하여 간단한 버스 데이터 압축 전송을 하는 방법을 소개한다. 그 방법으로 하드웨어 구현하여 VC-1 디코더 프로세서에 적용함으로써 평균 매크로 블록 처리 시간을 각각 sd 영상은 13.6%, hd 영상은 13.1%까지 줄일 수 있음을 확인하였다.

• 한국경영정보학회:학술대회논문집
• /
• 한국경영정보학회 2008년도 춘계학술대회
• /
• pp.71-78
• /
• 2008

새로운 경영방식을 가능하게 하는 혁신적 정보기술의 하나로서 최근 차세대 인터넷으로 불리는 3차원 온라인 가상공간인 메타버스가 부상하고 있으며, 이를 구현하기 위해 증강현실이나 멀티모달 방식 등으로 자연스러운 인터페이스를 실현하려는 노력이 주목할 만하다. 그러나 아직 메타버스에 대한 학술적 접근이나 메타버스 기반의 u-Biz 혁신에 대한 연구는 미흡한 실정이다. 따라서 본 연구의 목적은 e-Biz와 u-Biz 및 메타버스 현황을 살펴보고, 기존의 비즈니스 유형을 융 복합하여 메타버스 기반의 차세대 u-Biz를 의미하는 메타비즈니스 및 그의 유형을 제안하는 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.2426-2428
• /
• 2000

필드버스 통신망 기술은 현장 계기를 연결하는 제어자동화용 실시간 통신망 기술로서, 디지털, 양방향, 멀티드롭, 직렬버스 특성을 가진다. 국내의 발전소 또는 공장 등에 일부 도입되고 있는 필드버스는 그 시스템과 소프트웨어가 외국 특정 업체의 독자적인 제품들이어서, 고가이며, 유지보수에 벤더 종속성이 크다. 본 논문에서는 상기의 문제점을 해결하기 위해서 가격이 저렴하고 호환성이 뛰어난 개방형 표준 통신카드와 PC를 기반으로 설계한 필드버스 통신 프로토콜을 간략히 소개하고, 이 프로토콜을 실제로 국내 B화력 발전소 시뮬레이터 입출력 인터페이스 시스템(IOIS:Input Output Interface System)에 적용한 사례의 성능 분석 을 제시한다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제28권3호
• /
• pp.91-100
• /
• 2022

본 연구는 대표적인 국내 메타버스 플랫폼의 대표 중 하나인 제페토 월드를 활용한 메타버스 콘텐츠 제작 공정을 제안한다. 유니티 3D 엔진을 기반으로 제페토 템플릿을 활용하여 제페토 월드를 구성하고, 제페토 스크립트를 통해 로직, 상호작용, 속성 제어 등 다중 사용자 참여가 가능한 메타버스 콘텐츠의 핵심 기능들을 구현한다. 본 연구는 제페토 스크립트의 속성, 이벤트, 컴포넌트 등의 기본 기능과 아바타 로딩, 캐릭터 이동, 카메라 제어 기능을 포함하는 제페토 플레이어를 활용한다. 그리고 제페토의 월드 멀티플레이(WorldMultiplay), 클라이언트 스타터(ClientStarter) 등의 속성을 토대로 객체 변환, 동적 객체 생성 그리고 속성 추가 및 실시간 속성 제어 등 멀티플레이 메타버스 콘텐츠 제작에서 필요한 핵심적인 동기화 처리 과정을 정리한다. 이를 기반으로 제페토 월드를 활용한 멀티플레이 메타버스 콘텐츠를 직접 제작함으로써 제안하는 제작 공정을 확인한다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1996년도 추계종합학술발표회 논문집
• /
• pp.852-855
• /
• 1996

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.65-72
• /
• 2005

공정기술과 EDA 툴의 발전에 따라서 하나의 실리콘 다이(Die)에 많은 IP가 집적되고 멀티프로세서가 포함되는 SoC 구조가 가능해지고 있다 그러나 대부분의 기존 SoC 버스는 공유버스 구조라는 문제점으로 인해 통신의 병목현상이 발생하고 이는 전체 시스템 성능을 저하시키는 요인이 된다. 많은 경우에 멀티프로세서 시스템의 성능은 CPU 자체의 속도보다는 효율적인 통신과 균형있는 연산의 분배가 좌우하게 된다 따라서 충분한 SoC 버스 대역폭(Bandwidth)을 확보하기 위한 하나의 해결책으로 크로스바 라우터(Crossbar Router)를 이용하여 효율적인 온 칩 버스구조인 SoC Network Architecture(SNA)를 제안한다. 제안된 SNA구조는 다중 마스터(multi-master)에 대해 다중 채널(multi-channel)을 제공하여 통신의 병목현상을 크게 줄일 수 있으며 뛰어난 확장성을 지원한다. 제안된 구조에 따라 모델 시스템을 설계하고 시뮬레이션을 진행한 결과 AMBA AHB 버스에 비해 평균 $40\%$ 이상 효율이 증가했다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.281-284
• /
• 2008

본 논문에서는 멀티미디어 SoC 플랫폼의 ASIC 설계에 대해 기술한다. 구현된 플랫폼은 32비트 OpenRISC1200 마이크로프로세서, WISHBONE 온 칩 버스, VGA 제어기, 디버그 인터페이스, SRAM 인터페이스 및 UART로 구성된다. 32 비트 OpenRISC1200 프로세서는 명령어 버스와 데이터 버스가 분리된 하버드 구조와 5단 파이프라인 구조를 가지고 VGA 제어기는 메모리로부터 읽은 이미지 파일에 대한 데이터를 RGB 값으로 CRT 혹은 LCD에 출력한다. 디버그 인터페이스는 플랫폼에 대한 디버깅 기능을 지원하고 SRAM 인터페이스는 18비트 어드레스 버스와 32비트 데이터 버스를 지원한다. UART는 RS232 프로토콜을 지원하는 시리얼 통신 기능을 제공한다. 본 플랫폼은 Xilinx VIRTEX-4 XC4VLX80 FPGA에 설계 및 검증되었다. 테스트 코드는 크로스 컴파일러로 생성되었고 JTAG 유틸리티 소프트웨어와 gdb를 이용하여 패러럴 케이블을 통해 FPGA 보드로 다운로드 하였다. 이 플랫폼은 최종적으로 Chartered 0.18um 공정을 이용하여 단일 ASIC 칩으로 구현 되었으며 100MHz 클록에서 동작함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.21-24
• /
• 1999

멀티미디어 시대로의 진입에 따른 인터넷에서의 실시간 데이터 전송을 위한 어플리케이션의 요구에도 불구하고 현재의 인터넷은 최선형 서비스만을 제공할 뿐 QoS(quality of service)를 제공하지 못하고 있다. 이에 인터넷 표준화 기구에서는 종합서비스(IS : integrate service)모델을 정했다. 〔5〕 그러나 기존의 shared LAN 환경에 이를 적용하기에는 자원의 공유로 인한 어려움이 있다. 반면. 직렬 버스의 표준으로 자리잡은 IEEE 1394 고속 직렬 버스〔1〕〔2〕는 예약된 대역폭을 보장할 수 있을 뿐만 아니라 고속통신이 가능하여 IS 모델의 적용에 적합한 기술이라고 할 수 있다. IS over 1394 프로토콜〔8〕은 IS 모델을 IEEE 1394 고속 직렬 버스에 적용하기 위한 프로토콜로써 본 논문에서는 이의 구현을 위한 구조를 고찰하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(D)
• /
• pp.24-27
• /
• 2011

최근 스마트 폰 등 모바일 기기의 폭발적인 성장에 의해 내장 프로세서인 ARM 프로세서 기반 기기들이 활발히 개발되어 사용되고 있다. 이에 따라 상대적으로 저성능, 저 전력화에 치중하였던 내장 프로세서도 고성능화를 위한 고속 동작 및 멀티코어 프로세서를 개발하여 사용하게 되었으며, 메모리 동작 속도 역시 빠르게 발전하고 있다. 특히 모바일 기기 등에 사용 되는 저전력 메모리인 LPDDR2 소자 등의 개발에 따라 빠른 동작 속도를 가지도록 개발되고 있다. 그러나 시스템 온 칩(SoC, System on Chip) 형태로 제작되는 ARM 프로세서 기반의 SoC는 다양한 하드웨어 가속기 등을 함께 내장하고 있고, 저 전력화를 위한 버스 구조 등에 의하여 온 칩 버스의 속도 향상이 고성능 범용 시스템에 비하여 낮은 수준이다. 본 연구에서는 이러한 점을 고려하여, 프로세서 코어와 메모리 소자의 동작 속도 향상에 의하여 얻을 수 있는 성능 향상과, 상대적으로 낮은 버스 동작 속도에 의하여 저하되는 성능의 정도를 분석하고 이를 극복하기 위한 방안을 검토하였다.