• Proceedings of the Korea Multimedia Society Conference
• /
• 2004.05a
• /
• pp.405-408
• /
• 2004

본 논문에서는 FPGA와 마이크로프로세서를 이용하여 One Board화된 무선 콘트롤러 시스템의 기저대역부를 설계 하였다. 송신부에서는 컴퓨터와 연결된 마이크로프로세서부에서 컴퓨터를 통해 입력된 데이터를 병렬로 FPGA부로 전송하여 PN_code를 이용한 대역확산 거쳐 전송하고, 수신부에서는 대역역확산를 사용하여 데이터를 다시 수신측 마이크로프로세서를 통해 확인하였다. FPGA 설계는 Xilinx사의 FPGA 디자인 툴인 Xilinx Foundation3.1을 사용하였으며, FPGA configuration을 위한 타이밍 시뮬레이션을 수행하였고. Xilinx사의 SPARTAN2 2S100PQ208칩에 downloading 한 후 Agilent사의 1681A logic analyzer를 사용하여 설계된 회로의 동작을 확인 하였다. 또한 데이터의 입출력을 CPU부를 통해 컴퓨터에서 모니터링 할 수 있도록 설계하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.927-930
• /
• 2006

While Intel has been increasing its exclusive possession in the system IC semiconductor market, IBM, Sony, and Toshiba founded an alliance to develop the next entertainment multi-core processor, which is named CELL. Cell is designed upon the Power architecture and includes 8 SPE (Synergistic processor Element) cores for data handling, and supports SIMD architecture for optimal execution of multimedia, or game applications. Also, it includes expanded Power microarchitecture. In this paper, we analyzed and researched the Cell microprocessor, which is evaluated as the most powerful processor in this era.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.1
• /
• pp.123-130
• /
• 2016

In this paper, a high-performance arithmetic unit which can efficiently accelerate a number of algorithms for multimedia application was designed. The 3-stage pipelined arithmetic unit can execute 38 operations for complex and fixed-point data by using efficient configuration for four 16-bit by 16-bit multipliers, new sign extension method for carry-save data, and correction constant scheme to eliminate sign-extension in compression operation of multiple partial multiplication results. The arithmetic unit has about 300-MHz operating frequency and about 37,000 gates on 45nm CMOS technology and its estimated performance is 300 MCOPS(Million Complex Operations Per Second). Because the arithmetic unit has high processing rate and supports a number of operations dedicated to various applications, it can be efficiently applicable to multimedia processors.

• Journal of Korea Multimedia Society
• /
• v.9 no.1
• /
• pp.119-126
• /
• 2006

The task scheduling in multiprocessor system is one of the key elements in the effective utilization of multiprocessor systems. The optimal assignment of tasks to multiprocessor is, in almost practical cases, an NP-hard problem. Consequently algorithms based on various modern heuristics have been proposed for practical reason. This paper proposes a new task scheduling algorithm using Genetic Algorithm which combines simulated annealing (GA+SA) in multiprocessor environment. In solution algorithms, the Genetic Algorithm (GA) and the simulated annealing (SA) are cooperatively used. In this method, the convergence of GA is improved by introducing the probability of SA as the criterion for acceptance of new trial solution. The objective of proposed scheduling algorithm is to minimize makespan. The effectiveness of the proposed algorithm is shown through simulation studies. In simulation studies, the result of proposed algorithm is better than that of any other algorithms.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10b
• /
• pp.1463-1466
• /
• 2001

본 논문은 ISDN 통신망에서 멀티미디어 통신 서비스를 제공하기 위해 단말에 사용되는 ISDN 시스템 칩 설계 및 단말 구현에 관한 것이다. 저가의 통신 단말을 구현하기 위하여 32 비트 RISC 프로세서인 ARM7 프로세서 코어를 중심으로 ISDNS S/T 인터페이스를 통한 통신망 접속 기능, 톤 발생 및 음성 코덱 기능, TDM 버스 정합 기능, PC 정합 기능을 가지는 ISDN 시스템 칩을 설계 및 개발하였고, 이 칩을 시험하기 위한 시험 프로그램 및 통신 단말 소프트웨어를 개발하였으며, 응용단말을 구현하여 자체 기능 시험 및 실제 망 접속 시험을 통하여 기능을 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.24-26
• /
• 1998

멀티미디어 서버를 구성하고 있는 자원(프로세서, 디스크, 네드워크 등)의 결함 발생을 고려한 큐잉 네트워크 모델을 개발하였다. 이를 적용하여 고객 수용 능력 및 멀티미디어 서비스 시스템의 성능과 관련된 파라미터를 분석하였으며, 시뮬레이션 패키지를 활용한 모의 실험을 통하여 개발된 큐잉 네트워크 모델의 정확성을 검증하였다. 고객 도착률과 자원 고장률 변동에 대한 서버 자원의 이용률과 큐의 길이를 계산함으로써 효율적인 시스템 구성 자원의 부분별 용량 산정이 가능하게 되었으며, 또한 데이터 패킷 응답시간 분초 및 고장률 변화에 따른 시스템의 신뢰도 수준을 계산하였고, 이러한 성능 관련 파라미터의 확보를 통해서 멀티미디어 서비스 질 (Quality of Service)에 중요한 영향을 미치는 서버 설계 요소를 파악할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.10
• /
• pp.23-32
• /
• 2007

This paper proposes a reconfigurable parallel processor architecture which can efficiently implement various multimedia applications, such as 3D graphics, H.264/H.263/MPEG-4, JPEG/JPEG2000, and MP3. The proposed architecture directly connects memories and processors so that memory access time and power consumption are reduced. It supports floating-point operations needed in the geometry stage of 3D graphics. It adopts partitioned SIMD to reduce hardware costs. Conditional execution of instructions is used for easy development of parallel algorithms.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.8
• /
• pp.1743-1749
• /
• 2011

The multimedia data for video-on-demand(VOD) service has large, continuous and real time characteristics. The frequent disk I/O operations takes much time and decrease the system performance in multimedia services. Therefore the efficient buffer management is needed in order to reduce the disk accesses to multimedia data. This paper addresses how to increase the buffer hit ratio and the number of users in a multimedia service like VOD by increasing the utility of buffer. This paper also simulated various resource management algorithms and strategies and evaluated, compared and analyzed their performances.

• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.84-96
• /
• 2010

국내 휴대폰 시장은 최근 급격한 변화의 시기를 맞고 있다. 음성정보 송 수신과 단순한 개인정보관리, 또는 멀티미디어 데이터 처리에 주력하던 피처폰 시장은 고사양의 운영체제, HD급 비디오, 수십만 가지의 앱(App.; Application), 고성능 디스플레이로 대표되는 스마트폰 시장으로 급격히 전환되고 있다. 이러한 스마트폰의 고사양화는 모바일프로세서, 베이스밴드 칩, 다양한 센서를 포함하는 스마트폰 하드웨어와 데스크톱 수준에 근접하는 고사양의 운영체제가 견인하고 있다. 특히, 모바일 프로세서는 스마트폰 기술 발전을 견인하는 핵심 부품으로서 다수의 프로세서와 외부인터페이스 장치를 포함하는 고성능, 저전력의 시스템온칩(SoC)이며 모바일프로세서의 동작속도, 전력소모량 등은 스마트폰의 성능을 가늠하는 척도로 인식되고 있다. 최근, 모바일프로세서는 스마트폰 시장을 넘어서 넷북, MID, 스마트 TV 등 다양한 산업영역에서 채용되고 있으며 2018년에 100억 개의 제품이 생산될 것으로 전망되어 모바일 시장의 폭발적인 성장을 견인하는 핵심 부품이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.2 s.332
• /
• pp.89-96
• /
• 2005

In this paper, we propose a customer premise platform for processing multimedia data service on the ATM network. The proposed platform has a specific AAL2 processor that includes AAL2 protocol and scheduler algorithm so as to off-load large potion of burden from host processor and make it easy to process multimedia data from the ATM network in real time compared with conventional platform in which AAL/ATM tasks are processed by software. The ATS scheduler that is implemented based on 2-level time slot ring provides a simple and efficient method for scheduling data of VBR-rt, UBR and CBR traffics. TMS320C5402 DSP is used to process voice-related tasks such as voice compression and voice packet manupulation and AAL2 processor is implemented on $0.35\;{\mu}m$ process line. We implemented the customer premise equipment for VoDSL service and tested the proposed platform on a test bed network. The experimental results show that the proposed equipment has the call success rate of $97\%$ at least and provides voice service of toll-qualify.