• 제목/요약/키워드: 막열화

검색결과 184건 처리시간 0.026초

DRAM 기술에서 구리에 대한 Pt/Ti, Ni/Ti의 확산 방지막 특성에 관한 연구 (Investigation of Pt/Ti, Ni/Ti Diffusion Barrier Characteristics on Copper in DRAM Technology)

  • 노영래;김윤장;장성근
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.9-11
    • /
    • 2001
  • 차세대 고속 DRAM기술에 사용될 금속인 Cu의 확산 방지막(diffusion harrier) 물질로는 Ta 또는 W 같은 Refractory metal 이 융점(melting point)이 높고 저항값이 낮아 많이 연구 보고되고 있으나, 본 논문에서는 초고주파 소자에서 Au의 확산 방지 막으로 많이 사용되고 있으며. 선택적 증착이 용이한 Pt과 Ni를 MOS 소자의 Cu 확산 방지 막으로 적용하며 어닐링한 후 소자의 게이트 산화막 누설전류($I_{leak}$), 그리고. Si/$SiO_2$ 계면의 trap density 등의 변이를 측정하여 Cu가 소자의 특성 열화에 미치는 영향을 연구하였다. 실험 결과 Pt/Ti($200{\AA}/100{\AA}$)를 적용한 경우 소자 측성 열화가 가장 적었으며. 이는 Copper의 확산 방지막으로 Pt/Ti를 사용하여 전기적 특성 및 계면 특성을 개선시킬 수 있음을 보여 주었다. 이는 SIMS Profile을 통해서도 확인하였다.

  • PDF

PEMFC Cathode 산소 조건에서 전극 촉매 내구성 평가 (Durability Evaluation of PEMFC Electrode Using Oxygen as Cathode Gas)

  • 오소형;임대현;박권필
    • Korean Chemical Engineering Research
    • /
    • 제59권1호
    • /
    • pp.11-15
    • /
    • 2021
  • 본 연구에서는 전극촉매 내구성 평가를 potentiostat를 사용하지 않고 간단히 로더(Electronic loader)를 사용해 전극을 가속 열화시키는 방법을 개발하고자 하였다. 이를 위해, cathode에 질소를 유입하지 않고 산소를 유입해 자체 발생 전압을 활용해서 계단식 전압변화를 반복해 전극의 내구성을 평가하였다. 정확한 전극 내구평가를 위해 즉 고분자 막이 열화되지 않게 하기 위해 계단식 전압변화에서 고전압은 0.9 V로 낮게하고, 상대습도를 100%하여 라디칼에 의한 고분자 막 열화를 억제하고자 하였다. 전압변화 30,000 cycle (50시간) 만에 전극활성면적이 41.4% 감소했다. 전극은 열화되지만 고분자 막이 열화되지 않음을 수소투과도 증가가 없고 막 두께감소 없으면서 HFR (High Frequency Resistance) 증가 없는 것으로 확인했다.

고분자전해질 연료전지 열화 분석방법에 의한 PEM 수전해 열화 평가 (Degradation Evaluation of PEM Water Electrolysis by Method of Degradation Analysis Used in PEMFC)

  • 오소형;양진원;추천호;나일채;박권필
    • Korean Chemical Engineering Research
    • /
    • 제59권1호
    • /
    • pp.1-5
    • /
    • 2021
  • PEM(Proton Exchange Membrane) 수전해는 PEM 연료전지와 동일한 PEM 전해질 막을 사용하며, 동일한 반응이지만 방향이 반대인 반응에 의해 진행된다. PEM 연료전지는 전해질 막과 촉매의 열화와 내구성에 대해 많은 연구가 진행되어 개발된 열화분석 방법이 많다. 본 연구에서 PEM 수전해 내구성 평가에 PEM 연료전지 내구성 평가 방법 적용이 가능한지 검토하였다. PEM 수전해 열화과정에서 PEM 연료전지와 동일한 조건으로 LSV(Linear sweep voltammetry), CV(Cyclic voltammetry), Impedance, SEM(Scanning Electron Microscope), FT-IR(Fourier Transform Infrared spectroscopy) 등을 분석해 비교하였다. PEM 연료전지처럼 막을 통과한 수소가 Pt/C 전극에서 산화되어 수소투과전류밀도를 측정함으로써 PEM 수전해 고분자 막의 열화정도를 분석할 수 있었다. 수소/질소 유입 조건에서 CV에 의한 전극활성면적(ECSA)을 측정해 전극열화를 분석할 수 있었다. 수소와 공기를 Pt/C 전극과 IrO2 전극에 공급하면서 각 전극의 임피던스를 측정해 전극과 고분자 막의 내구성을 평가할 수 있었다.

열화학적 수소제조 IS 프로세스에서 $H_2O$/HI/$I_2$ 3성분계 분리를 위한 투과증발 응용 (Application of the Pervaporation for Separation of $H_2O$/HI/$I_2$-Component System in IS Process for Thermochemical Hydrogen Production)

  • 최호상;황갑진;소관훈
    • 한국막학회:학술대회논문집
    • /
    • 한국막학회 2004년도 춘계 총회 및 학술발표회
    • /
    • pp.106-109
    • /
    • 2004
  • 원자력의 고온가스로(HTGR)의 열원에서 약 1,00$0^{\circ}C$의 열을 이용하여 물을 분해하는 열화학적 수소제조 IS 프로세스는 다음과 같은 3단계 화학반응식에 의해 수소를 제조한다. 이들 화학반응의 수행과정을 반응온도와 공정에 따라 도식화하면 Fig. 1과 같은 3가지 공정으로 구성된다.(중략)

  • PDF

원자력 고온 핵 열을 이용한 열화학적 수소제조 IS(요오드-황) 프로세스에서의 분리막 기술의 이용 (Application of Membrane Technology in Thermochemical Hydrogen Production IS (iodine-sulfur) Process Using the Nuclear Heat)

  • 황갑진;박주식;이상호;김태환;최호상
    • 멤브레인
    • /
    • 제14권3호
    • /
    • pp.185-191
    • /
    • 2004
  • 원자력 발전의 고온 가스로(high temperature gas-cooled reactor, HTGR)의 냉각제로 사용되는 He가스의 열에너지를 이용하여 물을 분해해서 수소를 생산하는 "열화학적 수소제조 IS프로세스"에 대해 설명하였다. 특히, 분리막 기술의 이용에 관한 연구를 중점으로 정리하였다. 고온 원자력 열에너지를 이용한 열화학적 수소 제조법은 실현 가능한 단계까지 왔다고 생각되며, 아직 연구 개발 과제가 많이 남아 있지만, 미래의 청정에너지 중의 하나인 수소를 대량 생산할 수 있는 가능성을 갖고 있다.

LPCVD로 성장된 텅스텐 게이트의 물리.전기적 특성 분석

  • 노관종;윤선필;황성민;노용한
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 1999년도 제17회 학술발표회 논문개요집
    • /
    • pp.151-151
    • /
    • 1999
  • 금속-산화막-반도체(MOS) 소자를 이용하는 집적회로의 발전은 게이트 금속의 규격 감소를 필요로 한다. 규격감소에 따른 저항 증가가 중요한 문제점으로 대두되었으며, 그동안 여러 연구자들에 의하여 금속 게이트에 관련된 연구가 진행되어 왔다. 특히 저항이 낮으며 녹는점이 매우 높은 내화성금속(refractory metal)인 텅스텐(tungsten, W)이 차세대 MOS 소자의 유력한 대체 게이트 금속으로 제안되었다. 텅스텐은 스퍼터링(sputtering)과 화학기상 증착(CVD) 방식을 이용하여 성장시킬 수 있다. 스퍼터링에 의한 텅스텐 증착은 산화막과의 접착성은 우수한 반면에 증착과정 동안에 게이트 산화막(SiO2)에 손상을 주어 게이트 산화막의 특성을 열화시킬 수 있다. 반면, 화학기상 증차에 의한 텅스텐 성장은 스퍼터링보다 증착막의 저항이 상대적으로 낮으나 산화막과의 접착성이 좋지 않은 문제를 해결하여야 한다. 본 연구에서는 감압 화학기상 증착(LPCVD)방식을 이용하여 텅스텐 게이트 금속을 100~150$\AA$ 두께의 게이트 산화막(SiO2 또는 N2O 질화막)위에 증착하여 물리 및 전기적 특성을 분석하였다. 물리적 분석을 위하여 XRD, SEM 및 저항등이 증착 조건에 따라서 측정되었으며, 텅스텐 게이트로 구성된 MOS 캐패시터를 제작하여 절연 파괴 강도, 전하 포획 메커니즘 등과 같은 전기적 특성 분석을 실시하였다. 특히 텅스텐의 접착성을 증착조건의 변화에 따라서 분석하였다. 텅스텐 박막의 SiO2와의 접착성은 스카치 테이프 테스트를 실시하여 조사되었고, 증착시의 기판의 온도에 민감하게 반응하는 것을 알 수 있었다. 또한, 40$0^{\circ}C$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$$\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.

  • PDF

고분자전해질 연료전지의 전극 열화 과정에서 고분자막에 석출된 백금에 관한 연구 (Study on the Platinum Deposition in Membrane of Polymer Electrolyte Membrane Fuel Cell during Electrode Degradation Process)

  • 오소형;권혜진;유동근;박권필
    • Korean Chemical Engineering Research
    • /
    • 제60권2호
    • /
    • pp.202-207
    • /
    • 2022
  • 고분자 전해질 연료전지(PEMFC)의 전극 열화에 대한 연구는 전극상에서 Pt의 입자 성장 및 활성면적 감소에 대한 연구가 대부분이다. 고분자막과 접해 있는 전극촉매 Pt의 열화는 고분자막 열화에 영향을 주는데, 이와 관련된 연구는 많지 않다. 본 연구에서는 전극촉매 열화 가속 시험 과정에서 열화된 Pt가 고분자막 내부에 석출되는 현상과 그 영향에 대해서 연구하였다. 백금 열화 속도를 가속화시키기 위해 전압 변화(0.6 V ↔ 0.9 V)를 30,000 사이클까지 반복했다. Cathode에 산소를 유입하면서 전압 변화 사이클을 반복했을 때 질소를 유입했을 때 보다 막 내부에 석출된 Pt의 양이 더 많았다. 전압 변화 사이클 횟수가 증가할수록 막 내부에 석출된 Pt의 양이 증가하였고, cathode에서 용해된 Pt가 anode 쪽으로 이동해 20,000 사이클에서는 막 내부에 전체적으로 균일한 분포를 보였다. 이와 같은 전극촉매 열화 가속 시험과정에서 고분자막의 수소투과 전류밀도는 거의 변하지 않아서, 석출된 Pt가 고분자막의 내구성에는 영향을 주지 않음을 확인하였다.

자체 증폭에 의하여 저 전압 구동이 가능한 이중 게이트 구조의 charge trap flash (CTF) 타입의 메모리

  • 장기현;장현준;박진권;조원주
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.185-185
    • /
    • 2013
  • 반도체 트랜지스터의 집적화 기술이 발달하고 소자가 나노미터 크기로 집적화 됨에 따라 문턱 전압의 변동, 높은 누설 전류, 문턱전압 이하에서의 기울기의 열화와 같은 단 채널 효과가 문제되고 있다. 이러한 문제점들은 비 휘발성 플래시 메모리에서 메모리 윈도우의 감소에 따른 retention 특성을 저하시킨다. 이중 게이트 구조의 metal-oxide-semiconductor field-effect-transistors (MOSFETs)은 이러한 단 채널 효과 중에서도 특히 문턱 전압의 변동을 억제하기 위해 제안되었다. 이중 게이트 MOSFETs는 상부 게이트와 하부 게이트 사이의 capacitive coupling을 이용하여 문턱전압의 변동의 제어가 용이하다는 장점을 가진다.기존의 플래시 메모리는 쓰기 및 지우기 (P/E) 동작, 그리고 읽기 동작이 채널 상부의 컨트롤 게이트에 의하여 이루어지며, 메모리 윈도우 및 신뢰성은 플로팅 게이트의 전하량의 변화에 크게 의존한다. 이에 따라 메모리 윈도우의 크기가 결정되고, 높은 P/E 전압이 요구되며, 터널링 산화막에 인가되는 높은 전계에 의하여 retention에서의 메모리 윈도우의 감소와 산화막의 물리적 손상을 초래하기 때문에 신뢰성 및 수명을 열화시키는 원인이 된다. 따라서 본 연구에서는, 상부 게이트 산화막과 하부 게이트 산화막 사이의 capacitive coupling 효과에 의하여 하부 게이트로 읽기 동작을 수행하면 메모리 윈도우를 크게 증폭시킬 수 있고, 이에 따라 동작 전압을 감소시킬 수 있는 이중 게이트 구조의 플래시 메모리를 제작하였다. 그 결과, capacitive coupling 효과에 의하여 크게 증폭된 메모리 윈도우를 얻을 수 있음을 확인하였고, 저전압 구동 및 신뢰성을 향상시킬 수 있음을 확인하였다.

  • PDF