• Proceedings of the Optical Society of Korea Conference
• /
• 2007.07a
• /
• pp.167-168
• /
• 2007

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1997.05a
• /
• pp.117-117
• /
• 1997

• Applied Chemistry for Engineering
• /
• v.22 no.2
• /
• pp.230-234
• /
• 2011

In this work, the primary material for a single layered hardmask which can afford a spin-on process was prepared by the minture of organic and inorganic sources. The preparation of hybrid polymer was attempted by esterification from silanol terminated siloxane compounds and acetonide-2,2-bis(methoxy)propionic acid. The optical, thermal and morphological properties of the test hardmask film was examined in terms of cross-linking agent and additives. In addition, the etch rate of hardmask film and photo resist layer were compared. The hybrid polymer prepared from organic and inorganic materials was found to be useful for hardmask film to form the nano-patterns.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.06a
• /
• pp.507-509
• /
• 2007

본 연구는 기존의 방식으로 만든 비정질 실리콘 박막 트랜지스터의 제조공정에서 발생되는 결함에 대한 원인을 분석하고 해결함으로써 수율을 증대시키고 신뢰성을 개선하고자한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조한 박막 트랜지스터에서 생기는 문제는 주로 광식각공정시 PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되며, 이는 소자를 파괴시키는 주된 원인이 된다. 그러므로 이를 개선하기 위하여 ashing 이나 세척공정을 보다 엄격하게 수행하였다. 이와 같이 공정에 보다 엄격한 기준의 세척과 여분의 처리공정을 가하여 수율을 확실히 개선 할 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.627-629
• /
• 2004

본 연구는 자기정렬 방법을 기존의 방식과 다르게 적용하여 수소화 된 비정질 실리콘 박막 트랜지스터의 제조공정을 단순화하고, 박막 트랜지스터의 게이트와 소오스-드레인간의 기생용량을 줄인다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝 하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조하면 기존의 박막 트랜지스터에 비하여 특성은 같고, 제조공정은 줄어들며, 또한 게이트와 소오스-드레인간의 기생용량이 줄어들어 동작속도를 개선시킬 수 있다.

• Journal of the Korean Society for Precision Engineering
• /
• v.21 no.5
• /
• pp.24-31
• /
• 2004

Masking effect of the nanoscratched silicon (100) surface was studied and applied to a maskless nanofabrication technique. First, the surface of the silicon (100) was machined by ductile-regime nanomachining process using the scratch option of the Nanoindenter${ \circledR}$ XP. To clarify the possibility of the nanoscratched silicon surfaces for the application to wet etching mask, the etching characteristic with a KOH solution was evaluated at room temperature. After the etching process, the convex nanostructures were made due to the masking effect of the mechanically affected layer. Moreover, the height and the width of convex structures were controlled with varying normal loads during nanoscratch.

• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.36 no.11
• /
• pp.1135-1140
• /
• 2012

Two-step metallization processes have been proposed to achieve high-efficiency silicon solar cells, where the front-side grids are formed by silver plating after the formation of a nickel seed layer with a mask. Because the conventional mask patterning process is performed by an expensive selective printing method using either UV resist or phase change ink, however, the combination of a simple coating and laser-selective ablation processes is proposed in this study as an alternative means. As a masking material, the solar cell wafer was coated with either inexpensive wax having a low melting temperature or a fluorocarbon solution, and then, an electrode image was patterned by selectively removing the masking material using the laser. It was found that the fluorocarbon coating was not only superior to the wax coating in terms of pattern uniformity but it also increased the efficiency of the solar cell by 0.16%, as confirmed by statistical f and t tests.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.186-186
• /
• 2011

태양전지의 효율을 증가시키기 위해서는 표면에서의 Fresnel 반사를 줄여 입사된 빛이 흡수층까지 잘 도달되도록 해야 한다. 그러나 결정질 실리콘의 경우, 굴절률이 높아 32% 이상의 표면반사율을 보이고 있어, 실리콘 태양전지 표면에 단일 또는 다중 박막의 무반사 코팅을 통해 반사율을 낮추는 방법이 널리 사용 되어 오고 있었다. 하지만, 이와 같은 코팅 방법은 열적팽창 불일치, 물질 선택의 어려움뿐만 아니라 낮은 반사율을 포함하는 파장 및 빛의 입사각 영역의 제한 등 여러 문제점을 지니고 있다. 이러한 문제점을 보완하기 위해, 표면에 서브파장의 주기를 갖는 나노구조(subwavelength structure, SWS)의 형성에 관한 연구가 활발히 진행되고 있다. 습식 식각보다 건식 식각을 이용한 SWS 제작 방법이 표면 profile을 제어하기 용이하나 패턴 형성을 위해 식각 마스크가 필요하다. 최근, 복잡하고 고가의 전자빔 또는 나노임프린트를 이용한 패턴 형성보다, 간단/저렴하며 대면적 제작이 용이한 금속 나노입자 마스크를 이용한 SWS의 제작에 대한 연구가 활발히 진행되고 있다. 또한 SWS의 무반사 특성은 표면 profile에 따라 크게 영향을 받는다. 따라서 본 실험에서는 열적 응집현상에 의해 형성되는 self-assembled Pt 나노입자 식각 마스크 및 $SiCl_4$가스를 사용한 유도결합 플라즈마(inductively coupled plasma, ICP) 장비를 이용하여 무반사 실리콘 SWS를 제작하였으며, SWS 표면 profile에 따른 구조적 및 무반사 특성을 조사하기 위해 다양한 공정조건을 변화시켰다. 실리콘 기판 위의 Pt 박막은 전자빔 증착(e-beaml evaporation)법을 사용하였고, 급속 열처리(RTA)를 통해 Pt 나노입자의 식각 마스크를 형성시켰다. Pt 나노입자들의 패턴 및 제작된 무반사 실리콘 SWS의 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-VIR-NIR spectrophotometer를 사용하여 350~1050 nm 파장 영역에서의 반사율을 측정하였다. ICP 식각 조건을 변화시켜 5% 이하의 낮은 반사율을 갖는 높이가 높고 쐐기 형태의 실리콘 SWS를 도출하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.583-587
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정에서 가장 중요한 광 식각 공정을 중심으로 전체 공정을 개발하고, 공정의 안정성을 개선하여 소자의 신뢰성을 높이고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 광 식각 공정으로 각 단위 박막의 특성에 맞는 광식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 광식각공정시 발생하며, PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되기도 하며, 이는 소자를 파괴시키는 주된 원인이 될 수 있다. 이와 같이 공정에 보다 엄격한 기준의 PR 패터닝, 박막의 식각 그리고 세척 등의 처리공정을 정밀하게 조절하여 소자의 특성을 확실히 개선 할 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.