• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.274-275
• /
• 2017

부스트-인버터 시스템에서 6-스텝 시 토크 리플을 줄이기 위한 방법을 제시한다. 모델 기반의 전압 방정식을 통해 필요한 직류단 전압의 크기 및 위상을 구하고 전류 전향 보상을 통해 전압을 합성한다. 이를 통해 직류단 캐패시턴스를 수 ${\mu}F$까지 낮출 수 있어 캐패시터의 부피 및 비용을 절감할 수 있다. 이러한 최적 해 운전 시 생기는 입력 파워 리플의 문제점을 해결하기 위한 일정 파워 공급 방법을 제시하며 이를 통해 운전영역에 따른 적절한 운전 방법의 선택을 제시한다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.116-117
• /
• 2014

본 논문에서는 3상 IPM을 사용하여 2상 유도전동기를 위한 2레그형 인버터를 설계하였다. 3상 IPM은 6개의 스위칭 소자를 내장하고 있어서 이중 4개는 2레그형 인버터로 사용하고, 나머지 2개는 역률제어 회로에 이용할 수 있다. 이렇게 하면 하드웨어의 추가를 최소화하면서 역률제어 기능을 갖는 2레그형 인버터를 구현할 수 있다. 2레그형 인버터에서는 반드시 직류링크에 2개의 커패시터를 직렬로 연결하는데, 입력 전원의 반주기 마다 각각의 커패시터에 충방전 동작이 수행된다. 이러한 동작으로 인해 2개의 커패시터에 전압 불균형이 발생할 수 있고 커패시터 용량이 서로 다를 경우에는 이 전압 리플이 더욱 커지게 되며, 이것은 전동기에 불평형 전류를 공급하게 되어 전동기의 토크리플을 발생시킨다. 본 논문에서는 직류링크의 전압 불균형 문제가 전동기에 미치는 영향을 분석하고, 이러한 전압 불균형을 보상하여 전동기의 토크리플을 제거하고 동작특성을 개선하는 방법을 제안하며, 컴퓨터 시뮬레이션을 통하여 이를 검증한다.

• Proceedings of the KIPE Conference
• /
• 2016.11a
• /
• pp.117-118
• /
• 2016

본 논문은 입력 전류 리플이 없고 낮은 스위치 전압 스트레스를 갖는 고승압 부스트-세픽 DC-DC 컨버터를 제안한다. 제안된 컨버터는 부스트 단의 보조회로에 의해 입력 전류 리플이 상당히 제거되었으며 세픽 단에 결합 인덕터를 적용하여 높은 전압 이득을 달성하였다. 또한 스위치 전압 스트레스는 클램핑 회로에 의해 감소되었으며 따라서 상대적으로 낮은 $R_{ds(on)}$ 갖는 MOSFET을 사용하여 컨버터의 효율이 개선되었다. 추가적으로 결합 인덕터의 누설 인덕터로 인하여 출력 다이오드의 역회복 손실이 완화되었다. 제안된 컨버터는 이론적 해석과 200[V]-200[W]하드웨어 시작품을 제작하여 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.932-933
• /
• 2008

본 논문에서는 매트릭스 컨버터의 두가지 전압 변조 방법을 직관적이고 직접적인 그래픽적 접근을 통해 비교 분석한다. 전압 변조에 있어서 옵셋전압 PWM방법은 캐리어비교를 기본으로 하여 옵셋전압을 더함으로써 전압 변조를 하고, $V_{max}-V_{mid}$ PWM 방법은 샘플링 주기내에서 한상을 고정시키고 나머지 두 상을 온-오프 하는 방식으로 전압 변조를 한다. 이 과정에서 중요한 두가지 특징이 전류 리플과 스위칭 손실이고, 전류 리플과 관련해서 각변조 방법의 고조파 전압을 그래프로 그려 분석한다.먼저 출력지령전압 벡터와 각 스위칭 영역별 벡터간의 차에 의한 고조파 성분을 스위칭 한주기내에서 벡터도를 그리고, 그 다음으로 출력전압 위상각과 전압 변조율을 달리 하여 각각의 고조파 전압 그래프를 그려 비교 분석해 보았다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.6
• /
• pp.1154-1162
• /
• 2016

This paper proposes a fast-transient digital LDO(Low dropout) regulator with binary-weighted current control technique. Conventional digital LDO takes a long time to stabilize the output voltage, because it controls the amount of current step by step, thus ringing problem is generated. Binary-weighted current control technique rapidly stabilizes output voltage by removing the ringing problem. When output voltage reliably reaches the target voltage, It added the FRZ mode(Freeze) to stop the operation of digital LDO. The proposed fast response digital LDO is used with a slow response DC-DC converter in the system which rapidly changes output voltage. The proposed digital controller circuit area was reduced by 56% compared to conventional bidirectional shift register, and the ripple voltage was reduced by 87%. A chip was implemented with a $0.18{\mu}F$ CMOS process. The settling time is $3.1{\mu}F$ and the voltage ripple is 6.2mV when $1{\mu}F$ output capacitor is used.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.2 no.3
• /
• pp.20-25
• /
• 1997

SRM은 많은 장점으로 인해 각종 산업분야에 적용을 검토하고 있다. 그러나 토오크리플과 소음이 교류전동기보다 상대적으로 높은 단점이 있다. SRM은 상전류파형이 동작특성과 토오크리플발생에 큰 영향을 미친다. 본 논문에서는 토오크리플을 줄이고 정밀한 속도제어를 위해 순시도통각제어와 PLK제어시스템을 이용하였다. PLL의 위상검출기는 도통각제어에, 루우프필터의 출력은 순시 인가전압의 제어에 각각 도입하여 속응성을 높이고 토오크리플을 줄일 수 있도록 하였다. 실험을 통하여 정밀한 속도제어와 토오크리플 저감특성을 확인할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.103-105
• /
• 2020

본 논문은 저압 배전선로의 전압 조정을 위해 상태관측기와 반복제어기를 적용한 무효전력 제어 알고리즘을 제안하였으며, 시뮬레이션 및 실험으로 이를 검증하였다. 무효전력 보상기는 단상 풀 브리지 인버터 구조이며 전압제어 시 DC 전압을 일정하게 유지하기 위한 전압 제어와 전류 제어기로 구성된다. DC 리플 보상방식은 상태관측기로 만들어낸 출력 값, DC 링크 리플 성분을 보상한 값을 전압제어기 피드백 성분으로 사용하여 전압을 일정하게 제어하였다. 무효전력을 안정하게 주입하기 위해 기본파 성분은 PI제어기로 제어하고 반복제어기를 PI제어기와 병렬로 연결하여 저차 고조파를 보상하였다. 반복 제어기는 동기 좌표계에서 구현됨에 따라 홀수파 고조파 성분을 제거하는 역할을 한다. 제안한 제어기법은 5kVar 단상 인버터 시스템으로 실험을 진행하였으며, 상태관측기와 반복제어기가 적용된 경우 THD가 9%에서 2%로 향상됨을 확인함으로써 제안한 알고리즘의 성능을 검증하였다.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.891-894
• /
• 2003

본 논문에서는 3-상 클럭을 이용하여 UP/DOWN 변환을 동시에 수행하는 DC/DC 변환기의 설계에 대해 설명한다. 기존의 UP/DOWN DC/DC 변환기의 경우에는 한 스텝당 변화하는 전압의 양이 많아서 출력에 수십 mV의 리플이 존재하게 된다. 이 리플을 줄이기 위해서는 L, C의 값을 크게 해 주어야하는 문제가 있다. 그러나, 설계된 UP/DOWN DC/DC 변환기는 기존의 UP/DOWN DC/DC 변환기의 구조를 가지면서, 3-상 클럭을 이용하여 한 스텝당 변화하는 전압의 양을 작게 하여 작은 L, C의 값을 가지고도 4mV이하의 출력 리플을 갖는 안정된 전압 변환을 하도록 설계하였다. 설계된 변환기는 0.25㎛ standard CMOS 공정을 이용하여 구현하였다. 구현 된 칩의 면적은 1.8 mm × 0.8 mm이다.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.189-190
• /
• 2018

본 논문에서는 유도전동기의 토크 리플 및 스위칭 손실 저감을 위해 전압변조기법인 공간벡터변조(Space Vector Pulse Width Modulation, SVPWM) 기법과 불연속전압변조(Discontinuous Pulse Width Modulation, DPWM) 기법을 혼합하여 사용하는 새로운 변조기법을 제안한다. 제안하는 방식은 지령전압이 최대인 부근에서 SVPWM 기법을 사용하며, 나머지 구간에서는 DPWM 기법을 적용한다. 전 구간 단일기법을 적용할 때와 비교하여 제안하는 방식은 토크 리플 및 스위칭 손실을 효율적으로 저감시킬 수 있으며 시뮬레이션을 통해 타당성을 검증한다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.5 no.2
• /
• pp.154-162
• /
• 2000

A technique to suppress the low frequency ripple voltage of the DC output ${\gamma}$oltage in three-phase buck d diode rectifiers is presented in this paper. The proposed pulse frequency modulation method is employed to r regulate the output voltage of the buck diode rectifiers and guarantee zero-current switching of the switch over the Vvide load range. The pulse frequency control method used in tIns paper shows generally good p performance such as low THD of the input line current and unity power factor. In addition, the pulse f freιluency method can be effectively used to suppress the low frequency voltage ripple appeared in the dc output voltage. The proposed technique illustrates its validity and effectiveness through the respective s simulations and experiments.