• Title/Summary/Keyword: 리듬 패턴

Search Result 180, Processing Time 0.025 seconds

Physical Rhythm Pattern Analysis Engine Design For Effective Health Management In IoT Environment (IoT 환경에서 효율적인 건강관리를 위한 신체리듬 패턴분석 엔진 설계)

  • Shin, Yoon-Hwan
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2017.07a
    • /
    • pp.158-160
    • /
    • 2017
  • 본 논문에서는 인간의 신체, 감성, 지성의 생물시계 또는 체내시계라고 일컫는 바이오리듬 PSI 학설 중에서 신체리듬에 대해 실시간으로 분석하기 위한 신체리듬 PRV 엔진을 제안한다. 이 엔진은 IoT 환경에서 실시간으로 생체 데이터를 수집하여 동적으로 신체리듬의 패턴을 분석함으로써 효율적인 건강관리를 수행할 수 있다. 이렇게 분석되는 신체리듬 패턴은 신체의 건강관리에 대한 능동적인 정보를 제공해 주며 실시간으로 신체리듬을 파악할 수 있게 해 준다. 생체 데이터는 나이와 성별, 유전적 특징과 외부적인 환경요인에 의해 변화될 수 있으므로 신체리듬의 패턴을 실시간으로 분석할 수만 있다면 이를 통해 삶의 질을 높일 수 있다. 본 논문에서는 신체리듬 패턴분석 엔진을 제안하여 질병 예방 및 관리에 보다 철저하게 대비하여 고령화 사회에서의 건강에 대한 높은 관심도를 효과적으로 관리하고 건강관리의 효율성을 높일 수 있을 것으로 기대된다.

  • PDF

Rhythm Education Contents Using Number of Cases (경우의 수를 활용한 리듬 교육 콘텐츠)

  • Lee, Chang Ku;Lee, Seungyon-seny
    • Proceedings of the Korea Contents Association Conference
    • /
    • 2015.05a
    • /
    • pp.201-202
    • /
    • 2015
  • 이 연구는 리듬이 만들어지는 원리를 수학적 관점인 경우의 수로 해석하여 얻어진 사각형 모양의 한 박자 단위를 16가지 리듬패턴과 이 리듬패턴들을 이어주는 두 박자 단위의 225가지 리듬패턴으로 제시한다. 기존의 리듬교육에 새로운 지각적 인지 방법으로 시범 적용하여 리듬교육 방법을 증명하고 결과를 도출한다.

  • PDF

improvement of the efficiency from CGH by using TS algorithm and SA algorithm. (TS 알고리듬과 SA 알고리듬을 이용한 CGH의 성능향상)

  • 조창섭;김수중;김철수
    • Proceedings of the Korea Society for Industrial Systems Conference
    • /
    • 2004.06a
    • /
    • pp.61-66
    • /
    • 2004
  • 본 논문에서는 Tabu Search(TS) 알고리듬과 Simulated Anneal ing(SA) 알고리듬을 결합하여 향상된 성능을 갖는 컴퓨터 형성 홀로그램을 설계할 수 있는 방법을 제안하였다. 회절 효율의 향상을 위해 TS 알고리듬으로 이상적인 홀로그램에 근접한 패턴을 생성하고, 이를 SA 알고리듬에서 무작위로 구성된 초기 패턴과 대체하여 컴퓨터 형성 홀로그램을 설계하였다. 컴퓨터 모의 실험과 광 실험을 통하여 제안한 방법과 SA 알고리듬과의 성능을 비교한 결과 제안한 방법으로 재생한 영상이 SA 알고리듬을 이용하였을 때보다 향상된 회절 효율을 가지는 것을 확인 할 수 있었다.

  • PDF

A Study on DTW Reference Pattern Creation Using Genetic Algorithm (유전자 알고리듬을 이용한 DTW 참조패턴 생성에 관한 연구)

  • 서광석
    • Proceedings of the Acoustical Society of Korea Conference
    • /
    • 1998.06e
    • /
    • pp.385-388
    • /
    • 1998
  • DTW를 이용한 음성인식에서는 참조패턴이 인식률에 절대적인 영향을 미치므로 가장 적합한 참조패턴의 생성이 중요한 요인으로 작용한다. 그러므로 인식률 향상을 위해 여러개의 참조패턴을 사용하는 방법이 있다. 그러나 이러한 방법은 게산량의 과다 및 사용 메모리의 증가 등이 단점으로 지적되고 있다. 따라서 본 논문에서는 참조패턴의 수를 줄이면서 높은 인식률을 얻기 위해 유전자 알고리듬을 이용하여 보다 우수한 참조패턴을 생성하여 음성인식에 적용하였다. 본 논문에서는 참조패턴 생성을 위하여 훈련에 참가한 자료를 서로 비교하여 DTW 거리값의 누적값이 최소가 되는 데이터를 선정하는 방법, 유전자 알고리듬을 이용한 방법으로 선정하는 방법으로 나누어 실험을 했고, 그 결과 누적값의 최소값을 이용하였을 경우 98.33%의 인식률을 얻을 수 있었던 반면에 유전자 알고리듬을 사용하였을 경우 100%의 화자종속 인식률을 얻을 수 있었다.

  • PDF

An Efficient algorithm for test pattern compaction using independent faults and compatible faults (독립 고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법)

  • Yun, Do Hyeon;Gang, Seong Ho;Min, Hyeong Bok
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.2
    • /
    • pp.59-59
    • /
    • 2001
  • 조합회로에 대한 ATPG 알고리듬이 효율적으로 100%의 고장 검출율을 달성할 수 있게 되어 감에 따라서 고장 검출율을 그대로 유지한 상태에서 테스트 패턴을 줄이는 압축 기법의 중요성이 점차로 부각되고 있다. 본 논문에서 제시하는 알고리듬은 고장들간의 독립과 양립 관계에 기초해서, 압축된 테스트 패턴을 위해서는 양립할 수 있는 고장 집합의 크기를 크게 해야 하므로, 고장-패턴 쌍과 고장들간의 독립과 양립 관계를 이용해서 고장-패턴 쌍의 트리 구조를 생성하였다. 이 고장-패턴 트리를 바탕으로 해서 효율적으로 압축된 테스트 패턴을 생성할 수 있었고, ISCAS 85와 ISCAS 89 측정 기준 회로에 대한 결과로 제시된 알고리듬의 우수성을 검증하였다.

Pattern generation for coding error detection in VHDL behavioral-level designs (VHDL 행위-레벨 설계의 코딩 오류 검출을 위한 패턴 생성)

  • Kim, Jong Hyeon;Kim, Dong Uk
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.3
    • /
    • pp.31-31
    • /
    • 2001
  • 최근 VHDL 코딩 및 합성방법에 의한 설계가 널리 사용되고 있다. 집적도가 증가함에 따라 VHDL에 의한 설계 또한 그 분량이 증가하여 많은 코딩오류가 발생하고 있으며, 이를 검색하는데 많은 시간과 노력이 소요되고 있다. 본 논문에서는 VHDL 행위-레벨 설계를 대상으로 코딩오류를 검색하는 방법을 제안하였다. 그 방법에 있어서는 검색패턴을 생성하여 오류가 없는 응답과 설계의 응답을 비교함으로써 설계오류를 찾는 방법을 택하였다. 따라서 본 논문에서는 코딩오류를 검색하기 위한 검색패턴을 생성하는 알고리듬을 제안하였다. 검색패턴 생성은 각 코드에 대해 수행하며, 할당오류와 조건오류를 구분하여 수행하였다. 패턴생성을 위해 VHDL 코드를 CDFG로 변환하여 사용하며, CDFG상의 경로를 탐색하여 패턴생성에 필요한 정보를 추출한다. 경로탐색은 오류가 발생하였다고 가정한 지점으로부터 역방향 탐색과 정방향 탐색을 수행하여 패턴을 생성한다. 제안한 알고리듬은 C-언어로 구현하였다. 펜티엄-Ⅱ 400MHz의 환경에서 여러 가지 VHDL 행위-레벨 설계를 대상으로 제안한 알고리듬을 적용하였다. 그 결과, 고려한 모든 설계의 모든 코드에 대한 검색패턴을 생성할 수 있었으며, 가정한 모든 오류를 검색할 수 있었다. 검색패턴 생성에 소요되는 시간은 고려한 모든 대상 설계에서 1초 미만의 CPU 시간을 보여 속도면에서도 매우 우수함을 나타내었다. 따라서 본 논문에서 제안한 검색방법은 VHDL에 의한 설계에서 설계검증에 필요한 시간과 노력을 상당히 감소시킬 것으로 기대된다.

The Analysis of Sleep Effect according to Shortwave Length of Natural Light LED (자연광 재현 조명의 단파장 비율에 따른 수면 효과 분석)

  • Kim, Kyeong-Mi;Yu, Mi-Ae;Kim, Young-Won;Lim, Jae-Hyun
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2017.04a
    • /
    • pp.1160-1162
    • /
    • 2017
  • 자연광은 시시각각 변화하며 광 특성의 변화는 계절별 시간별 일주기리듬을 갖는다. 이러한 자연광의 리듬은 인간의 감성 또는 수면-각성 패턴과 같은 생체리듬에 영향을 미친다. 인간의 생체리듬은 멜라토닌에 의해 조절되며 특히, 수면-각성주기를 일정한 수면패턴으로 유지하게 한다. 이에 본 논문에서는 자연광의 하루 주기변화에 따라 조명의 단파장 영역 중 446nm~477nm의 비율을 제어하여 심부 체온의 변화를 통해 수면패턴을 분석한다. 분석결과, 자연광의 일몰시간과 유사한 시점에서 446nm~477nm의 비율을 최소로 제어 하였을 때 수면에 긍정적인 영향을 미치는 것을 확인하였다.

Design of optimal BPCGH using combination of GA and SA Algorithm (GA와 SA 알고리듬의 조합을 이용한 최적의 BPCGH의 설계)

  • 조창섭;김철수;김수중
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.28 no.5C
    • /
    • pp.468-475
    • /
    • 2003
  • In this Paper, we design an optimal binary phase computer generated hologram for Pattern generation using combined genetic algorithm and simulated annealing algorithm together. To design an optimal binary phase computer generated hologram, in searching process of the proposed method, the simple genetic algorithm is used to get an initial random transmittance function of simulated annealing algorithm. Computer simulation shows that the proposed algorithm has better performance than the genetic algorithm or simulated annealing algorithm of terms of diffraction efficiency

An Efficient Algorithm for Test Pattern Compaction using Independent Faults and Compatible Faults (독립고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법)

  • Yun, Do-Hyeon;Gang, Seong-Ho;Min, Hyeong-Bok
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.2
    • /
    • pp.145-153
    • /
    • 2001
  • As combinational ATPG algorithms achieve effectively 100% fault coverage, reducing the length of test set without loosing its fault coverage becomes a challenging work. The new approach is based on the independent and the compatible relationships between faults. For more compact test set, the size of compatible fault set must be maximized, thus this algorithm generates fault-pattern pairs, and a fault-pattern pair tree structure using the independent and the compatible relationships between faults. With the fault-pattern pair tree structure, a compact test set effectively generated. The experimental results for ISCAS 85 and 89 benchmark circuits demonstrate the effectiveness of the proposed method.

  • PDF

An Effective Memory Test Algorithm for Detecting NPSFs (이웃 패턴 감응 고장을 위한 효과적인 메모리 테스트 알고리듬)

  • Suh, Il-Seok;Kang, Yong-Seok;Kang, Sung-Ho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.39 no.11
    • /
    • pp.44-52
    • /
    • 2002
  • Since memory technology has been developed fast, test complexity and test time have been increased simultaneously. In practice, March algorithms are used widely for detecting various faults. However, March algorithms cannot detect NPSFs(Neighborhood Pattern Sensitive Faults) which must be considered for DRAMs. This paper proposes an effective algorithm for high fault coverage by modifying the conventional March algorithms.