대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

독립 고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법

An Efficient algorithm for test pattern compaction using independent faults and compatible faults

  • 발행 : 2001.02.01

⟨ 이전 논문 다음 논문 ⟩

초록

조합회로에 대한 ATPG 알고리듬이 효율적으로 100%의 고장 검출율을 달성할 수 있게 되어 감에 따라서 고장 검출율을 그대로 유지한 상태에서 테스트 패턴을 줄이는 압축 기법의 중요성이 점차로 부각되고 있다. 본 논문에서 제시하는 알고리듬은 고장들간의 독립과 양립 관계에 기초해서, 압축된 테스트 패턴을 위해서는 양립할 수 있는 고장 집합의 크기를 크게 해야 하므로, 고장-패턴 쌍과 고장들간의 독립과 양립 관계를 이용해서 고장-패턴 쌍의 트리 구조를 생성하였다. 이 고장-패턴 트리를 바탕으로 해서 효율적으로 압축된 테스트 패턴을 생성할 수 있었고, ISCAS 85와 ISCAS 89 측정 기준 회로에 대한 결과로 제시된 알고리듬의 우수성을 검증하였다.

키워드

참고문헌

  1. IBM Journal of Research and Development v.10 Diagnosis of Automata Failures: A Calculus and a Method J.P.Roth
  2. IEEE Trans. on Computer v.C-30 An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits P.Goel
  3. IEEE Trans. on Computer v.C-32 On the Acceleration of Test Generation Algorithms H.Fujiwara;T.Shimono
  4. IEEE Trans. on CAD SOCRATES: A Highly Efficient Automatic Test Pattern Generatio System M.Schultz;E.Trischler;T.Sarfert
  5. IEICE Trans. Fundmentals v.E-76-A MINT-An exact algorithm for finding minimum test sets Y.Matsunaga
  6. Proc. of International Test Conference On the role of independent fault sets in the generation of minimal test sets S.B.Akers;C.Joseph;B.Krishnamurthy
  7. IEEE Trans. on Computer v.C-33 no.8 On the complexity of estimating the size of test set B.Krishnamurthy;S.B.Akers
  8. IEEE Trans. on CAD v.C-13 no.3 A new dynamic test vector compaction for automatic test generation B.Ayari;B.Kaminska
  9. Proc. of 30th Design Atumation Conference Cost-effective generation of minimal test sets for stuck-at faults in combinational logic circuits S.Kajihara;I.Pomeranz;K.Kinoshita;S.M.Reddy
  10. Proc. of International Symposium on Circuits and Systems A Neural Netlist of 10 Combinational Benchmark Designs and a Special Translator in Fortran F.Brglez;H.Fujiwara
  11. Proc. of International Symposium on Circuits and Systems Combinational Profiles of Sequential Benchmark Circuits F.Brglez;D.Bryan;K.Kozminski
  12. Proc. of IEEE International ASIC conference Efficient Redundancy Identification for Test Pattern Generation Sang Yoon Han;Sungho Kang
  13. 정보과학회 논문지(A) v.25 no.11 검사 신호에 대한 저비용 압축 임동욱;민형복