• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.11a
• /
• pp.200-201
• /
• 2010

블록 기반의 적응적 루프 필터(BALF : Block Adaptive Loop Filter)는 압축 성능에 있어서 상당히 높은 효율을 보이는 기술 중 하나이다. BALF는 복원된 영상을 원본 영상에 최대한 유사하게 만드는 Weiner 필터계수와 해당 필터가 적용될 영역에 대한 정보를 복원된 영상에 적용함으로써 화질을 높일 수 있다. 그러나 BALF는 단위블록 전체에 대해 하나의 필터를 생성하여 적용하는 방법으로, 블록 내부에서 구분되는 신호적 특성을 따로 분류하지 않는다. 그러므로 BALF는 높은 부호화 성능을 보이는 반면, 높은 복호화 복잡도를 요구한다는 단점이 있다. 본 논문에서는 필터가 적용될 블록을 내부와 경계 영역으로 나누어 경계 영역을 위한 필터를 구분하여 생성하는 루프필터를 제안한다. 제안하는 알고리즘은 기존의 BALF에 비해 부호화 성능이 저하되지만, 필터를 적용할 영역을 선택 가능하게 함으로써 복호화 복잡도를 조절할 수 있도록 하였다. 제안한 방법의 실험결과, 기존의 방법인 BALF에 대하여 블록의 경계 영역 필터를 사용할 경우, 약 3.77%의 부호화 성능 저하에 대하여 약 33.76%의 필터링 속도 향상을 보였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.12
• /
• pp.33-39
• /
• 2013

There have been studies in improving jitter characteristic of delay locked loop (DLL) even it has a shorter jitter that of phase locked loop (PLL). These studies result in numerous architectures of DLL which improve jitter performance. The paper shows that the jitter characteristic can be improved with various loop filters in DLL. It has been designed with 1.8V $0.18{\mu}m$ CMOS process.

• The Journal of the Acoustical Society of Korea
• /
• v.30 no.2
• /
• pp.107-113
• /
• 2011

This paper describes a development of a loop filter design in a physical modeling of the plucked string instrument. The conventional method proposed by V$\"{a}$lim$\"{a}$ki cannot estimate right parameters if a sound has either very short sustain or no sustain. In order to overcome this drawback, we propose the use of the decay region and 5 to 20 harmonics of the sound in the estimation of loop filter parameters. The most appropriate filter coefficient is chosen by frequency signal to noise ratio. To verify the performance of the proposed method, the guitar, gayageum and geomungo were selected as the target because they have different shape, structure, and material of strings. Regardless of the duration of harmonics, the proposed method was able to estimate the loop filter parameters representing frequency-dependent damping of harmonics.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.11
• /
• pp.2495-2502
• /
• 2012

This paper presents a new structure of phase looked loop (PLL) for replacing a process sensitive resistor in loop filter with an additional charge pump (CP). The additional charge pump works as a resistor in a loop filter. The output of two charge pumps changes same direction according to process variation. The simulation results according to process conditions(SS/TT/FF) demonstrate that the proposed PLL works properly with process variations. It has been designed with a 1.8V $0.18{\mu}m$ CMOS process and proved by simulation with HSPICE.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.14 no.6
• /
• pp.479-486
• /
• 2021

In this paper, an ultra small phase locked loop (PLL) with a single capacitor loop filter has been proposed by adding a signal sensing circuit (SSC). In order to extremely reduce the size of the PLL, the passive element loop filter, which occupies the largest area, is designed with a very small single capacitor (2pF). The proposed PLL is designed to operate stably by the output of the internal negative feedback loop including the SSC acting as a negative feedback to the output of the single capacitor loop filter of the external negative feedback loop. The SSC that detects the PLL output signal change reduces the excess phase shift of the PLL output frequency by adjusting the capacitance charge of the loop filter. Although the proposed structure has a capacitor that is 1/78 smaller than that of the existing structure, the jitter size differs by about 10%. The PLL is designed using a 1.8V 180nm CMOS process and the Spice simulation results show that it works stably.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.7
• /
• pp.999-1008
• /
• 1993

동기추적 루프는 수신된 확산 부호의 동적 파형에 대한 추적을 수행함에 있어 AWGN 존재 하에서 낮은 동기추적 지터를 목적으로 설계되며, 전송지연에 대한 효율적인 추적을 위한 루프의 대역폭이 요구된다. 본 논문에서는 지연동기루프의 최적 설계를 위한 대역통과필터의 대역폭에 대하여 고찰하였다. NRZ 데이타의 경우 단극, 쌍극 및 이상적 Butterworth 대역통과 필터를 채용한 비코히어런트 BLL의 재곱손실을 구하였으며, 이를 통해 루프의 동기추적 지터를 최소화하는 대역통과필터의 최적의 대역폭을 주어진 데이타율과 수신비트에너지대 잡음밀도비에 대해 구하였다. 결과로서 NRZ 데이타의 경우 합리적인 대역통과필터의 최적대역폭이 존재함을 알 수 있으며, 아울러 DLL의 동기추적 지터에 대한 성능은 사용된 필터의 종류에 대해서는 비교적 민감하지 않음을 알 수 있다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2005.11a
• /
• pp.109-112
• /
• 2005

ATSC 지상파 DTV 시스템에서 심볼 타이밍 동기 성능 개선을 위한 알고리즘을 제안한다. 일반적으로 심볼 타이밍 동기를 위해 사용되는 가드너 방법은 다중 경로 페이딩 환경에서 성능이 좋지만 지터에 의해 성능 열화가 발생한다. 지터량는 루프 필터 대역폭이 작을수록 작아지지만, 수렴속도는 느려지게 된다. 수렴속도는 빠르면서 수렴 후 지터량를 감소시키기 위해 일정시간마다 루프필터의 출력 값을 평균하고 이 평균값을 이용하여 옵셋량을 추정한 후 추정된 옵셋의 변화율에 따라 루프 필터의 대역폭을 줄여 지터의 크기를 줄이는 알고리즘을 제안한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2018.06a
• /
• pp.270-271
• /
• 2018

본 논문에서는 새로이 시작된 비디오 압축 표준인 VVC(Versatile Video Coding)의 인-루프(in-loop) 필터링을 위한 CNN 구조를 제안한다. 제안하는 CNN 구조는 복호화된 영상을 입력으로 하고 원본 영상과 복호화된 영상의 오차를 손실함수로 사용하여 학습을 진행한다. 또한, 비디오 부호화에서의 다양한 크기의 CU(Coding Unit)를 고려한 다양한 크기의 컨볼루션 필터를 사용하여 특징을 추출하는 구조에 기반하고 있다. 실험을 통하여 제안한 CNN 기반의 필터링이 VVC 의 시험모델인 VTM(VVC Test Model)의 인-루프 필터링의 성능을 개선할 수 있음을 확인하였다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.13 no.2
• /
• pp.123-128
• /
• 2020

A low phase noise phase locked loop (PLL) with negative feedback loop including frequency variation sensing circuit (FVSC) has been proposed. The FVSC senses the frequency variation of voltage controlled oscillator output signal and controls the volume of electric charge in loop filter capacitance. As the output frequency of the phase locked loop increases, the FVSC reduces the loop filter capacitor charge. This causes the loop filter output voltage to decrease, resulting in a phase locked loop output frequency decrease. The added negative feedback loop improves the phase noise characteristics of the proposed phase locked loop. The size of capacitance used in FVSC is much smaller than that of loop filter capacitance resulting in no effect in the size of the proposed PLL. The proposed low phase noise PLL with FVSC is designed with a supply voltage of 1.8V in a 0.18㎛ CMOS process. Simulation results show the jitter of 273fs and the locking time of 1.5㎲.

• Electronics and Telecommunications Trends
• /
• v.13 no.5 s.53
• /
• pp.53-64
• /
• 1998

본 고에서는 한파장 폐루프 공진기의 기본특성과 이를 활용한 이중모드 필터 구조 및 필터의 주요특징을 기술하였다. 또한 독립적인 직교공진모드를 이용한 폐루프 공진기의 특성과 공진기의 크기를 소형화 하는 기법 및 소형화 된 공진기의 공진조건 등을 기술하였고, 소형화 된 공진기를 이용한 듀플렉서의 응용 예 등에 대해 기술하였다. 폐루프 공진기를 이용한 이중모드필터 등은 마이크로 스트립 형태로 구현이 가능하기 때문에 MIC 또는 MMIC 등에 적합한 구조이며, 능동소자 등의 삽입이 가능하기 때문에 능동필터, VCO, 튜닝필터 등의 구현이 가능하고 소형의 듀플렉서 설계가 가능하기 때문에 향후 마이크로파 부품분야에서 기대되는 부품이라 할 수 있다.