• 제목/요약/키워드: 레이아웃 알고리즘

검색결과 75건 처리시간 0.03초

음성인식용 DTW PE의 IC화를 위한 MIN회로의 설계 (An Integrated MIN Circuit Design of DTW PE for Speech Recognition)

  • 정광재;문홍진;최규훈;김종교
    • 한국통신학회논문지
    • /
    • 제15권8호
    • /
    • pp.639-647
    • /
    • 1990
  • 음성 인식에서의 dynamic time warp(DTW)은 반복적 계산을 필요로 하며, 이 계산을 수행하기에 합당한 PE cell의 설계는 매우 중요하다. 따라서 이 연구에서는 실제에 가까운 실시간 어휘 인식을 가능하게 하는 large dictionary 의 DTW 알고리즘을 hardware로 구현하기 위한 PE(Processing Element) cell의 설계에 주안점을 두었다. 이 DTW 용 PE cell은 크게 세가지의 블록으로 대별된다. 즉 MIN block, ADD block 그리고 ABS block인데, "MIN"은 accumulated minimum distance를 계산하기 위한 블록이고 "ADD"는 이들 minimum distance들의 합을 계산하는 블록, 그리고"ABS"는 이러한 합에 의한 local distance의 절대값을 구하기 위한 블록이다. 본 연구에서는 이들 세가지 블록중 MIN 회로의 설계 및 검증을 행하였으며, 3um CMOS N-well 설계 규칙에 따라 MIN 블록에 대한 레이아웃을 행한 후 설계 규칙 검사(DRC)를 마쳤다.레이아웃을 행한 후 설계 규칙 검사(DRC)를 마쳤다.

  • PDF

임베디드 시스템에 적용이 용이한 Booth 알고리즘 방식의 곱셈기 설계 (Design of a Booth's Multiplier Suitable for Embedded Systems)

  • 문상국
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2007년도 추계종합학술대회
    • /
    • pp.838-841
    • /
    • 2007
  • 본 연구에서는 두 개의 17비트 오퍼랜드를 radix-4 Booth's algorithm을 이용하여 곱셈 연산을 수행하는 곱셈기를 설계하였다. 속도를 빠르게 하기 위하여 2단 파이프라인 구조로 설계하였고 Wallace tree 부분의 레이아웃을 규칙적으로 하기 위해서 4:2 덧셈기를 사용하였다. 회로를 평가하기 위해 Hynix 0.6-um CMOS 공정으로 MPW 칩을 제작하였다. 회로를 효율적으로 테스트하기 위한 방법을 제안하고 고장 시뮬레이션을 수행하였다. 설계된 곱셈기는 9115개의 트랜지스터로 구성되며 코어 부분의 레이아웃 면적은 약 $1135^*1545$ mm2 이다. 칩은 전원전압 5V에서 24-MHz의 클럭 주파수로 동작하였음을 확인하였다.

  • PDF

LSI의 레이아웃 CAD에 있어서 2 -독립 경로 문제 (Two-Disjoint Path Problem in LSI Layout CAD)

  • 정대화
    • 대한전자공학회논문지
    • /
    • 제19권6호
    • /
    • pp.62-66
    • /
    • 1982
  • LSI의 레이아웃 CAD 시스템에 있어서 미체선 신호면에 대한 초선가능성을 판정하고 그것을 수정·해결하는 것은 중요하다. 본 논문에서는 무향 그라프 G=(V, E)를 도입하여 2개의 절점 독립(vertex-disjoint)경로의 존재여부를 판정하는 알고리즘을 제안하고, 경로가 존재하는 경우는미결선 신호선을 해결하고, 존재하지 않는 경우는 해결할 수 없음을 보이는 방법을 제시하였다. 제안한 알고리즘의 시간 복잡도는 O(|VlxlEl)이다. A method finding out routability for unrouted signal lines and rerouting those which are turned out to be able to route in layout design of LSI is described. In this paper the problems of finding two-disjoint Paths represented by an undirected graph G=(V,E), where V,E are sets of vertices and edges respectively, are studied. The existence of two-disjoint paths from s1, to t1, (called P1) and from S2 to T2 (called P2) indicated by the four vertices on the graph s1, t1, s2, t2 ∈ V means that two distinct signal lines exist in layout design. It turns out that the proposed time complexity in the algorithm is O (IVI x IEI).

  • PDF

최적 인터리빙을 이용한 배치 개선 알고리즘 (An Algorithm for Improving Placement Using Optimal Interleaving)

  • 성영태;오은경;허성우
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2003년도 추계학술발표논문집 (상)
    • /
    • pp.339-342
    • /
    • 2003
  • 배치는 칩의 성능 및 레이아웃에 결정적인 영향을 주는 요인으로써 크게 광역배치와 상세배치 두단계를 거쳐 이루어지며 수년 동안 다양한 기법들이 개발되어 왔다. 본 논문에서는 표준 셀 배치를 개선하기 위한 동적 프로그래밍 기법을 이용한 최적 인터리빙 알고리즘을 확장하여 선을 동일 행 내에서만 움직이던 한계점을 극복하여 서로 다른 행 사이에서도 움직일 수 있도록 하였다. 즉, 셀들은 주어진 배치 내에서 임의의 위치로 움직일 수 있어 배치가 더욱 효율적으로 최적화 될 수 있도록 하였다.

  • PDF

Gate Array LSI의 레이아웃 설계에 있어 초기 배치 알고리즘 (An Initial Placement Algorithm in Layout CAD of Gate Array LSE)

  • 정정화
    • 대한전자공학회논문지
    • /
    • 제21권6호
    • /
    • pp.85-93
    • /
    • 1984
  • 본 논문에서는 gate array LSI의 Layout 설계중 새로운 초기 배치 알고리즘을 제안하고 있다. 인간에 의해 작성된 게이트 레벨 논리설계도면상에 모듈의 상대적 위치를 정해진 칩의 셀에 최대한 반영하여 배치할 수 있는 목적함수를 설정하고 그 함수에 의해 초기 배치를 구하였다. 제안한 방법의 유용성을 보이기 위해 이미 사용되고 있는 cluster성장법과 program 실험을 통해 최대 cut 수 및 총배선장을 비교하였다.

  • PDF

선분 간략화와 자동화된 레이아웃을 이용한 지도생성 시스템 설계 (A Design of Map Generation System using Line Simplification and Label Layout)

  • 박동규
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (2)
    • /
    • pp.160-162
    • /
    • 2002
  • 지리정보시스템(GIS)에서 사용하는 지도는 여러 가지 목적의 응용 프로그램이나 지도의 축척등에 의해 서 다양하게 나타난다. 본 논문은 지리정보 시스템에 사용되는 지도중에서 관광안내지도를 대상으로 최적의 레이블링과 아이콘 표시방법을 통하여 관광지도 정보를 최적화하여 표현하기 위한 논문이다. 이를 위하여 서울시내의 여러 가지 관광버스의 노선도를 분석하여 이를 최적화된 방법으로 배치하고 표현하는 위한 방법을 연구하였다. 복잡한 버스의 노선은 주요 시설물을 중심으로 선분 간략화 알고리즘을 통하여 간략화 하였으며 간략화된 노선에서 중첩되는 레이블은 레이블 재배치 알고리즘을 이용하여 재배열하였다. 이러한 방법을 통하여 지리정보 데이터베이스로부터 자동화된 방식으로 구조화된 지도를 손쉽게 생성하는 방법을 제시한다.

  • PDF

그리드 구조를 갖는 신호등망에서의 경로제어 평가를 위한 기본 모듈 구현 (Implementation of essential evaluation modules on the grid-style traffic light network)

  • 이정훈
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2009년도 추계학술발표대회
    • /
    • pp.433-434
    • /
    • 2009
  • 본 논문에서는 그리드 형태의 레이아웃을 갖는 도시지역 신호등망에 대해 효율적인 라우팅 기법을 개발하고 평가할 수 있는 프레임워크를 구성한다. 신호등망은 다중인접 그래프로 자료구조화하며 직접 통신이 가능한 노드들에게는 링크가 추가되었다. 또 전송 전에 channel probing에 의해 경로를 선택하는 split-merge 방식을 고려하여 가상링크를 그래프에 추가하고 이의 비용을 산정한다. 이후 Dijkstra 알고리즘과 같이 프레임워크에서 제공되는 경로 탐색 기능으로 하여금 가상링크를 포함한 경로를 찾은 다음 최종적으로 이 경로를 기반으로 가상링크를 실제링크로 변환하도록 하였다. 이를 바탕으로 슬롯 오류 비율을 변화시켜가면서 실제 전송 성공률을 측정할 수 있으며 새로운 경로배정 알고리즘 개발을 위한 피드백을 제공할 수 있다.

회로 분할 유전자 알고리즘의 설계와 구현 (Design and Implementation of a Genetic Algorithm for Circuit Partitioning)

  • 송호정;송기용
    • 융합신호처리학회논문지
    • /
    • 제2권4호
    • /
    • pp.97-102
    • /
    • 2001
  • CAD(Computer-Aided Design)에서의 분할(partitioning)은 기능의 최적화를 위해 대상의 그룹화(grouping)로 레이아웃(layout)에 면적과 전파지연 최소화를 위해 함께 위치할 소자를 결정하는 문제 또는 스케쥴링이나 유닛 선택을 위한 HLS(high level synthesis)에서의 변수나 연산에 대한 집단화 (clustering) 문제들을 포함하여 분할 문제에서 해를 얻기 위해 Kernighan-Lin 알고리즘 Fiduccia Mattheyses heuristic, 시뮬레이티드 어닐링(simulated annealing)등의 방식이 이용된다. 본 논문에서는 회로 분할 문제에 대하여 유전 알고리즘(GA; genetic algorithm)을 이용한 해 공간 탐색(soultion space search)방식을 제안하였으며, 제안한 방식을 시뮬레이티드 어닐링 방식과 비교, 분석하였다.

  • PDF

다중 영상과 호모그래피 행렬을 이용한 소실점 위치 향상 알고리즘 (Algorithm for improving the position of vanishing point using multiple images and homography matrix)

  • 이창형;최형일
    • 한국산학기술학회논문지
    • /
    • 제20권1호
    • /
    • pp.477-483
    • /
    • 2019
  • 본 논문은 다중 영상과 호모그래피 행렬을 통해 소실점 위치의 정확도를 향상시키는 알고리즘을 제안한다. 단일 영상만을 활용하여 소실점 검출이 가능하지만, 여러 영상의 정보를 활용하여 소실점의 위치를 보정하면 소실점 위치의 정확도를 더 향상시킬 수 있다. 위치 정확도가 향상된 소실점을 통해 더 정확한 실내공간 정보 검출이 가능하다. 이를 위해 본 논문에서는 3개의 영상을 입력받아 정보를 검출한 후 영상의 벽면 간의 호모그래피 행렬을 검출하고, 검출된 호모그래피를 이용하여 소실점의 위치를 변환한다. 최종적으로 변환된 소실점 중 최적의 위치에 있는 소실점을 찾아내어 소실점 위치를 보정 함으로써 소실점 위치의 정확도를 향상시킨다. 실험 결과를 통해 기존의 알고리즘과 제안하는 알고리즘의 정확도를 비교 분석한다. 제안하는 알고리즘을 통해 소실점 위치에 대한 오차 각도가 약 1.62% 감소함을 확인하였고, 이를 통해 더 정밀한 소실점 검출이 가능하였다. 또한, 제안한 알고리즘을 통해 향상된 소실점을 이용하여 검출한 레이아웃이 기존 알고리즘의 결과에 비교해 더 정확한 것을 확인 할 수 있었다.

HTML 문서의 테이블 식별을 위한 효율적인 알고리즘 (An Efficient Algorithm for Detecting Tables in HTML Documents)

  • 김연석;이경호
    • 한국멀티미디어학회논문지
    • /
    • 제7권10호
    • /
    • pp.1339-1353
    • /
    • 2004
  • HTML의 table 태그는 연관된 정보를 기술하기 위한 테이블은 물론이고 웹 문서의 레이아웃을 표현하기 위하여 사용된다. 본 논문에서 는 웹으로부터 유용한 정보를 추출하기 위한 목적의 일환으로 HTML 문서로부터 테이블을 식별하는 효율적인 방법을 제안한다. 제안된 방법은 전처리와 속성-값 연관관계 추출의 두 단계로 구성된다. 전처리 단계에서는 진짜 테이블 또는 레이아웃용으로 사용된 table 태그의 일반적인 특징을 반영한 규칙을 적용하여 진짜 또는 가짜로 명확히 식별이 가능한 table태그를 추출한다. 속성-값 연관관계 추출 단계에서는 테이블 영역을 속성 및 값 영역으로 구분한 후, 값 영역에 대하여 구문적 일관성 검사를 수행한다. 또한 값 영역의 크기가 작아서 구문적 일관성 검사를 수행할 수 없는 경우, 속성-값 영역의 의미적 일관성을 검사한다. 제안된 방법의 성능을 평가하기 위하여 1,393개의 HTML문서로부터 추출한 11,477개의 table 태그를 대상으로 실험한 결과, 평균적으로 97.54%의 정확률과 99.22%의 재현률을 보여 기존 연구보다 우수하였다.

  • PDF