• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권7_8호
• /
• pp.599-609
• /
• 2003

자동으로 동영상을 요약하는 알고리즘은 다양한 방향으로 진행되어 왔다. 하지만 이러한 알고리즘들은 한가지 저금수준 내용정보만을 이용하여 동영상을 요약하였기 때문에 요약하는 사용자의 주관을 반영할 수 없다는 단점이 있다. 즉, 동영상 요약이라는 것은 내용에 대한 전반적인 이해에 바탕을 두고 중요한 샷을 선택하는 것이라고 정의할 수 있는데 이 경우에 중요한 샷이라고 결정하는 것은 요약자의 주관에 따라 달라질 수 있기 때문에 사용자의 주관을 반영한 수 없다는 것은 큰 단점으로 대두될 수 있다. 본 논문에서는 사용자의 요구를 반영하는 동영상 요약 알고리즘을 제시한다. 알고리즘에서는 일반적으로 많이 사용하는 동영상 요약에 대한 목적함수와 이들에 대한 가중치를 이용한다. 본 논문에서는 동영상 요약을 목적함수를 극대화 시킬 수 있는 샷들의 집합으로 정의하는데 이 경우 문제점으로 제시될 수 있는 것이 계산량이 많다는 것이다. 즉, n개의 샷을 가진 동영상에 대하여 2$^n$번의 계산량이 필요하기 때문에 전체 알고리즘의 수행 시간이 많아지는 것이다. 본 논문에서는 이러한 문제점을 해결하기 위하여 빠른 시간에 근사 샷들의 집합을 구할 수 있는 Simulated Annealing 알고리즘을 이용하였다. 실험 결과에 의하면 본 논문의 알고리즘은 요약자의 주관을 반영시킬 수 있고, Simulated Annealing 을 이용하여 빠른 시간에 원하는 요약을 할 수 있음을 확인하였다. 본 논문의 알고리즘은 동영상을 대상으로 하는 디지털 비디오 라이브러리와 같은 응용 분야에 이용할 수 있을 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.169-170
• /
• 2018

이진체 상의 타원곡선 B-233을 지원하는 타원곡선 암호 프로세서를 32-비트 워드기반 몽고메리 곱셈기를 이용하여 설계하였다. 스칼라 곱셈을 위해 수정된 몽고메리 래더 (Modified montgomery ladder) 알고리즘을 적용하여 단순 전력분석에 내성을 갖도록 하였으며, Lopez-Dahab 투영 좌표계와 페르마의 소정리(Fermat's little theorem)를 적용하여 하드웨어 자원 소모가 큰 나눗셈과 역원 연산을 제거하여 저면적으로 설계하였다. 설계된 ECC 프로세서는 Xilinx ISim을 이용하여 기능검증을 하였으며, $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 100 MHz의 동작 주파수에서 9,614 GEs와 4 Kbit RAM으로 구현되었으며, 최대 동작 주파수는 125 MHz로 예측되었다.

• 마이크로전자및패키징학회지
• /
• 제27권4호
• /
• pp.67-75
• /
• 2020

본 논문에서는 LCP(Liquid Crystal Polymer) 기판을 적용하여 35 GHz 대역 회로에서 사용될 수 있는 커패시터 및 인덕터를 다양한 용량으로 구현하였다. 회로에 적용하는 데에 따라 높은 용량을 갖는 수동소자가 필요하고, 이는 기본 구조인 전극형 커패시터와 Spiral 구조 인덕터로 설계할 수 있으나, 이 구조는 SRF(Self-Resonant Frequency)가 사용 주파수인 35 GHz 보다 낮아 고주파 영역에서는 사용 불가능하다. 이러한 주파수 한계를 발견하여, 본 논문에서는 DC와 고주파 영역 사용 수동소자를 분류하여 고안하였다. 기본 구조는 DC와 같은 낮은 주파수 사용에 적합하며, 35 GHz 대역인 고주파용으로는 마이크로스트립 λ/8 길이 stub 구조로 설계하였으며, open 및 short stub 구조는 각각 커패시터 및 인덕터로 동작하고, stub의 임피던스로부터 계산식을 통해 용량 값을 추출할 수 있다. 유전율 2.9인 LCP 기판으로 제작하고 측정하여, DC 사용 기본 구조 커패시터와 인덕터는 각각 1.12 ~ 13.9 pF, 0.96 ~ 4.69 nH 용량의 라이브러리를 구성하였다. 고주파 영역에서 사용 가능한 stub 구조의 커패시터와 인덕터는 각각 0.07 ~ 2.88 pF, 0.34 ~ 1.27 nH 으로 라이브러리를 구축하였다. 측정을 통해 용량 값을 다양화하는 방법을 검증하였으므로 더욱 세분화된 라이브러리를 구축할 수 있으며, 이들은 사용 주파수 35 GHz 대역의 TRM(Transmit-Receive Module)에서 동작 회로와 집적화가 가능하고, 회로에 적절히 활용될 수 있는 수동소자의 대안이 될 것이다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.32-36
• /
• 2008

곱셈기를 사용하지 않는 FIR필터는 Common Subexpression 알고리즘을 이용하여 덧셈만으로 필터를 구현한다. 따라서 곱셈기를 이용한 필터 보다 적은 면적으로 필터를 구현할 수 있다. 그런데 덧셈에서 발생하는 캐리 리플로 인하여 필터 연산시간이 길어지는 단점이 있다. 본 논문에서는 CSE방식의 FIR 필터에서 부분 항을 더할 때 최종 덧셈이 수행되는 곳까지 더해지는 부분 항을 2줄로 유지하여 덧셈의 캐리 리플을 피하여 필터의 부분 항 덧셈 시간을 단축 시켰다. 제안한 알고리즘을 증명하기 위해 논문에서 주어진 예제를 이용하여 FIR 필터의 부분 항 덧셈 회로를 설계하여 하이닉스 0.18라이브러리로 합성한 결과 기존 파이프라인을 사용한 설계 방법 보다 면적, 속도에서 53.2%, 57.9%의 이득 있음을 알 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.686-689
• /
• 2009

본 논문에서는 타원곡선 암호를 위한 스칼라 곱셈기의 설계에 대해 기술한다. 설계된 스칼라 곱셈기는 스마트카드 표준에 기술된 163-비트의 키 길이를 가진다. 유한체 $GF(2^{163})$ 상에서 스칼라 곱셈의 연산량을 줄이기 위해 complementary recoding 방식을 적용한 Non-Adjacent-Format(NAF) 변환 알고리듬을 적용하여 설계하였다. 설계된 스칼라 곱셈기 코어는 $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성하여 32,768 게이트로 구현되었으며, 150-MHz@3.3-V로 동작한다. 설계된 스칼라 승산기는 스마트카드용 타원곡선 암호 하드웨어 구현을 위한 IP로 사용될 수 있다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 추계학술논문집 2부
• /
• pp.434-437
• /
• 2011

본 논문에서는 H.264/AVC 복호기의 성능을 향상시키기 위해 병렬 역양자화 구조와 역변환 구조를 제안한다. 제안하는 역양자화 구조는 공통 연산기를 사용하여 계산 복잡도를 감소시키고, 4개의 공통연산기를 사용하여 역양자화 수행 사이클 수를 1 사이클로 감소시킨다. 제안하는 역변환 구조는 4개의 변환 연산기를 사용하여 역변환 연산을 수행하는데 2 사이클이 소요된다. 또한 제안하는 구조는 역양자화 연산과 수평 역변환 연산을 동시에 수행하는 병렬 구조를 채택하여 역양자화 및 역변환 수행 사이클 수를 2 사이클로 감소시킨다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 1.5MHz의 동작 주파수에서 게이트 수는 14,173이고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 38.74% 향상되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.2132-2135
• /
• 2003

본 논문에서는 고정소수점 DSP로 구현한 실시간 MP3 오디오 부호화기에 사용되는 초월함수용 하드웨어 가속기 구조를 제안한다. 구현된 하드웨어 가속기는 MP3 부호화 성능을 저하시키는 초월함수 연산오차에 강인하도록 설계되었다. 제안된 가속기의 연산오차는 Q1.23 고정소수점 출력에서 2비트, 즉 2/sup -21/ 까지의 연산오차를 가진다. LAME 부호화기[5]심리음향 모델의 SMR 오차는 테이블 보간법[4]을 사용할 경우에 비해 4dB이상 향상되었으며, 연산량은 총 4 MIPS 감소하였다. 제안한 하드웨어 가속기는 Verilog HDL로 기술되었으며, SYNOPSYS에서 0.18㎛ CMOS 표준 셀 라이브러리 공정으로 합성되었다. 합성 면적은 7514 게이트이며 초월함수 연산에 대한 동작속도는 3 사이클이다.

• 한국도서관정보학회지
• /
• 제39권2호
• /
• pp.169-186
• /
• 2008

소셜 네트워크는 온라인상의 인맥 기반 친목 서비스로 잘 알려져 있지만, 광의의 소셜 네트워크는 타인과 협력하고 정보를 공유하는 작업을 통해 생성된 관계 또는 이를 기반으로 생성된 데이터를 통해 웹을 정보생태계로 진화시키는 메커니즘으로 해석할 수 있다. 소셜 네트워크는 친목 기반의 연결의 장에서 관심사 기반의 사회적 관계망으로 확대되고 있으며, 비즈니스 교육 등 다양한 영역에서 적용되고 있다. 도서관 서비스 영역에서도 수요자의 정보교류 네트워크 형성에 소셜 네트워크의 개념과 철학을 적용하기 위해 관심을 보이기 시작하고 있다. 본 연구에서는 소셜 네트워크의 개념과 의의를 살펴보고 도서관 영역에서 어떻게 해석되어 응용이 시작되고 있는지 살펴본다. 또한 도서관 정보 수요자의 소셜 네트워크 활성화를 위한 지원 방안을 제안해 본다.

• 대한전자공학회논문지SP
• /
• 제46권2호
• /
• pp.108-113
• /
• 2009

FIR upsampler는 입력 데이터 보다 L배 빠른 출력 신호를 생성한다. Upsampler의 효율적인 구현을 위해 일반적으로 Noble identity 공식을 이용하여 L개로 필터단을 나눈다. 본 논문에서는 나누어진 필터단 1개의 위상 지연을 정수로 만들어 필터단 1개를 제거하는 방법을 제안하였다. 제안한 방법을 이용하여 CDtoDAT에 이용되는 192탭 2배 upsampler를 하이닉스 0.18라이브러리를 이용하여 설계할 때 기존 회로에 비하여 면적, 파워, 최대위상지연에러, 최대리플에러에서 48%, 43%, 99.9%, 68% 만큼 효율적임을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권5호
• /
• pp.496-505
• /
• 2000

워크스테이션 클러스터 환경은 그 가격 대 성능비가 일반적으로 MPPS보다 좋고, 그 소프트웨어나 하드웨어가 쉽게 이후에 개선될 수 있기 때문에 병렬처리 분야에서 새로운 대안으로 연구되고 있다. 본 논문에서는 ‘집단적 입출력 클러스터링 (Collective I/O Clustering)’이라 불리는 워크스테이션 클러스터를 위한 실행사간 라이브러리의 설계 및 구현 방안을 제시한다. 이 라이브러리에서는 통신 및 입출력 시스템 하에서 완벽하게 통합되는 워크스테이션 클러스터 상에서 비정형 응용 프로그램의 입출력을 위해 ， 사용자에 친숙한 프로그래밍 모형을 제공한다,. 이 집단적 입출력 클러스터링에서는 두 가지 형태의 입출력 방식이 가능하다 첫 번째 입출력 방식에서 할당되는 모든 프로세서들은 연산 노드뿐만 아니라, 입출력 서버의 역할도 수행하는 형태이다. 두 번째 입출력 방식에서는 오직 일부분의 프로세서들만이 입출력 서버의 역할을 수행하는 형태이다. 그리고 본 논문에서는 통신과 입출력 비용을 최적화하기 위해 압축과 소프트웨어 캐슁 기능을 집단적 입출력 클러스터링에 적용한 결과를 보인다. 모든 성능실험 결과는 아르곤 연구소에서 보유하고 있는 IBM SP2를 사용하여 얻었다.