• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.

• 한국음향학회지
• /
• 제23권8호
• /
• pp.554-561
• /
• 2004

반도체 기술과 멀티미디어 통신기술이 발달하면서 고품위 영상과 다중 채널의 오디오에 관심을 갖게 되었다. MPEG 오디오 계층 3 디코더는 표준안에 기반을 둔 프로세서로써 기존에 많이 구현되어 있다. MPBG-1오디오 계층3 디코더의 합성필터는 디코더 전체에서 가장 많은 연산을 필요로 하기 때문에 고속 프로세서를 설계하기 위해서는 연산량을 줄일 수 있는 새로운 방식의 합성필터를 필요로 한다. 따라서 본 논문에서는 MPEG-1 오디오 계층 3의 핵심부분인 합성필터 부분을 DALUT (distributed arithmetic look-up table)방식을 이용하여 FPGA (Field Programmable Gate Array)에 구현하였다. 고속 필터를 설계하기 위해서 승산기 대신에 DALUT방식을 사용하였고, 파이프라인 구조를 사용하였으며, 데이터를 코사인 함수와 곱셈한 결과를 테이블로 만듦으로써 곱셈기를 제거하여 30%의 성능향상을 얻었다. 본 논문에서의 하드웨어 설계는 모두 VHDL (VHSIC Hardware Description Language)로 기술하였다. VHDL 시뮬레이션은 ALDEC사의 Active-HDL 6.1과 Model-sim 및 합성은 Synplify Pro 7.2v을 사용하였다. 대상 라이브러리는 XILINX사의 XC4010E, XC4020BX, XC4052 XL, P&R 툴은 XACT Ml.4를 사용하여 구현하였다. 구현된 프로세서는 20MHz∼70MHz사이에서 동작한다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.53-60
• /
• 2009

H.264/AVC 코덱에 사용되는 움직임 추정은 다중 참조 프레임과 다양한 가변 블록을 이용하기 때문에 복잡하고 많은 연산을 필요로 한다. 본 논문에서는 이러한 문제를 해결하기 위해 다중 참조 프레임 선택, 블록 매칭, 블록 모드 결정, 움직임 벡터예측을 고속으로 처리하는 방법을 바탕으로 동작 속도가 빠른 정수 화소 움직임 추정 회로 구조를 제안한다. 또한 부화소 움직임 추정을 위한 고성능 보간 회로 구조도 제안한다. 제안한 회로는 Verilog HDL을 이용하여 RTL로 기술하였고, 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 정수 화소 움직임 추정 회로는 77,600 게이트와 4개의 $32\times8\times32$-비트 듀얼-포트 SRAM으로 구현되었고 최대 동작 주파수는 161MHz이며 D1(720$\times$480)급 칼라 영상을 1초에 51장 까지 처리할 수 있다. 부화소 움직임 추정 회로는 22,478 게이트로 구현되었고 최대 동작주파수 200MHz에서 1080HD(1,920$\times$1,088)급 칼라 영상을 1초에 69장 까지 처리할 수 있다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.55-62
• /
• 2007

본 논문에서는 이미지 센서에서 불량 화소를 자동으로 검출하기 위한 알고리듬을 제안하고, 그에 따른 하드웨어 구조를 제시하였다. 기존에 제안된 방법은 영상의 특징을 고려하지 않고 단순히 주위 화소들 값과의 차이가 일정 이상이면 불량 화소로 간주하였다. 그러나 이러한 방식은 영상에 따라서 불량 화소가 아닌 화소를 불량 화소로 간주하거나, 불량 화소를 정상 화소로 판단하는 일이 발생한다. 이러한 단점을 보완하기 위해 여러 프레임에 걸쳐 확인하는 방법도 제안되었으나, 불량 화소 검출시간이 오래 걸리는 단점이 있다. 이러한 기존 방식의 단점을 해결하기 위해, 제안된 불량 화소 검출 기법은 단일화면 내에서는 경계 영역을 고려하여 불량 화소를 검출하고, 여러 프레임에 걸친 확인 과정을 거치되, 화면 전환 여부를 확인하여 화면 전환이 일어날 때마다 검출된 화소의 불량 화소 여부를 판단하고 확인한다. 실험 결과, 단일 화면 내에서의 검출률은 기존 대비 6% 향상되었고, 100%의 불량화소 검출까지 걸리는 시간은 평균적으로 3배 이상 단축되었다. 본 논문에서 제안된 알고리듬은 하드웨어로 구현되었고, 하드웨어 구현 시 색 보간 블록에서 사용되는 경계 영역 표시자를 그대로 활용함으로써 0.25um 표준 셀 라이브러리를 이용하여 합성했을 때, 5.4K gate의 낮은 복잡도로 구현할 수 있었다.

• 방송공학회논문지
• /
• 제18권2호
• /
• pp.204-214
• /
• 2013

최근 GPU의 뛰어난 병렬 연산 처리 능력을 이용하여 신호 처리나 통신 시스템을 소프트웨어로 구현하기 위한 다양한 연구가 진행되고 있다. 본 논문에서는 DVB-T에서 사용되는 2K/8K FFT를 GPU를 이용하여 처리함으로써 소프트웨어 모의실험에 소요되는 시간을 줄였다. 우리는 먼저 DTV 전송 표준 방식의 일종인 DVB-T 시스템을 CPU로 구현할 때 소요되는 처리 시간을 모의실험을 통해서 추정한다. 그리고 DVB-T의 핵심 연산 처리기의 일종인 FFT 처리를 NVIDIA사의 대용량 GPU 프로세서를 이용하여 소프트웨어로 구현한다. 본 논문은 CPU와 GPU 간의 데이터 전송에 소요되는 오버헤드를 줄이기 위해 스트림 처리 기법, 외부 전역 메모리 전송 시간을 단축하기 위한 결합 전송 기법 (coalescing), 공유 메모리 활용을 높이기 위한 변수 설계 기법 등을 통해서 연산시간을 대폭 단축하였다. 그 결과 제안된 방식은 DVB-T의 2K/8K FFT 모드의 경우 CPU 기반의 FFT 처리 방식 대비 약 20~30배, NVIDIA사에서 제공하는 FFT 라이브러리 (CUFFT version 2.1) 대비 약 1.8배 그리고 기존에 발표된 타 방식 대비 약 1.5~10배 정도 빠른 처리 능력을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.466-468
• /
• 1999

현재 인터넷 프로토콜인 IPv4의 주소 부족 등의 문제를 해결하기 위해 차세대 인터넷 프로토콜 IPv6에 대한 연구가 활발히 진행되고 있다. 그러나 새로운 프로토콜 IPv6 상에서 기존의 다른 상위 프로토콜 및 응용이 어떠한 영향을 받게 될지는 의문이다. 한편, IPv6 상에서 새로운 프로토콜 및 응용을 개발할 때에 많은 시험이 요구된다. 이와 같은 이유로 인해 새로운 통신 프로토콜에 있어서 모니터링은 필수적이다. 그러나 지금까지의 많은 모니터링 라이브러리들은 텍스트에 기반하고 있으며, 그래픽 데이터를 제공하는 도구들도 대부분 통계정보의 제공에 초점을 두고 있다. 이를 두고 프로토콜이 그 표준에 따라 정확한 원리에 맞게 동작하는 지를 파악하는 데는 큰 도움이 되지 않고 있다. 이에 본 연구에서는 대상 프로토콜의 실제적인 동작 과정이나 원리를 알 수 있도록 그래픽 기반의 사용자 친화적 모니터링 도구를 제작한다. 이를 위해, 먼저 IPv6가 다른 프로토콜에 영향을 미칠 수 있는 사항들을 분석한다. 다음으로 본 교에 구축되어 있는 IPv6 호스트에 모니터링에 필요한 환경을 구축하고, Java Applet을 이용한 모니터 프로그램을 제작한다. 현재 개발하는 모니터 프로그램은 TCP의 슬라이딩 윈도우(Sliding Window) 기법에 관련된 사항을 모니터링 해주는 것으로 그 범위를 한정한다. 개발된 도구를 이용하여 IPv6 상에서 FTP가 TCP를 이용하여 파일을 전송하는 경우의 모니터링을 실시하고, 그 결과를 분석 제시한다. 이로써, 개발된사용자 친화적 모니터링 도구가 얼마나 쉽게 슬라이딩 윈도우 기법을 이해시켜 주고, 내포된 의미를 파악할 수 있게 해주는지를 알 수 있다.한 것으로 연구되었다. 정상조 직에 비해 산소가 부족하여 염기성대사(anaerobic metabolism)를 많이 함으로 그 부산물인 유산 (lactic acid)이 많이 생성됨으로 정상조직보다 pH가 낮아 암 조직이 정상조직에 비해 고온온열치료에 더 잘 듣는 원인이 된다. 3) 영양이 부족한 상태의 세포는 고온온열치료에 훨씬 예민하다. 4) 암조직은 혈관상태가 정상조직에 비해 좋지 않음으로 정상조직보다 쉽게 가온이 되며, 일단 가온된 온도는 잘 식지 않음으로 정상조직에 비해 훨씬 효율적이다. 5)고 온온열치료는 4$0^{\circ}C$~43.5 $^{\circ}C$정도에서만 이 작용이 일어남으로 정상인체에서 43$^{\circ}C$이상의 가온 은 쉽지 않음으로 이 효과는 암조직에서 주고 일어나게 된다. 6)고온온열치료는 방사선치료 후에 생기는 손상의 재생을 억제함으로 방사선의 치료효과를 높인다. 7)38.5$^{\circ}C$~41.5$^{\circ}C$의 낮 은 온도에서도 암조직의 산소 상태를 호전시켜 방사선 치료효과를 증대시키는 역할을 한다.alization)가 나타난다. 그러나 무의식에 대칭화만 있는 것은 아니며, 의식의 사고양식인 비대칭도 어느 정도 나타나며, 대칭화의 정도에 따라, 대상들이 잘 구분되어 있는 단계, 의식수준의 감정단계, 집단 내에서의 대칭화 단계, 집단간에서의 대칭화 단계, 구분이 없어지는 단계로 구분하였다.systems. We believe that this taxonomy is a significant contribution because it ad

• 한국통신학회논문지
• /
• 제35권4B호
• /
• pp.677-686
• /
• 2010

본 논문에서는 유무선 통합 환경의 차세대 방통융합 서비스를 위한 기반 기술로서 다양한 액세스 망에 대한 다중 접속 인터페이스를 갖는 멀티모드 단말의 인터페이스 가상화 기법을 소개한다. 제안된 가상 인터페이스 기술은 멀티모드 단말의 각 물리 인터페이스에 대해 상이한 IP 주소를 할당하고 패킷 전달 시 이들 주소간의 변환을 수행하는 기존의 방식과 달리, 고정된 하나의 단일 IP 주소 만을 이용하여 다수의 물리 인터페이스들을 가상화하는 기능을 제공한다. 따라서 패킷 전달 시 IP 주소 변환 등 단말 기능 변경을 요구하지 않으므로 Proxy MIP와 같은 네트워크 기반 IP 이동성 제어 기술과 연계하여 적용하기에 용이한 장점을 제공한다. 또한 기존의 OS가 단일 단말 내의 상이한 물리 인터페이스에 대해 동일 IP 주소를 할당할 수 없도록 하는 제약사항을 극복함으로써 MBB(Make-Before-Break) 방식의 핸드오버 제어뿐만 아니라 BBM(Break-Before-Make), 다중 접속(Multi-connection) 등과 같은 다양한 방식을 모두 지원할 수 있는 장점을 갖는다. 제안된 가상 인터페이스는 네트워크장치 인터페이스 표준 규격으로 개발된 NDIS 라이브러리를 이용하여 구현되었으며, 테스트베드 구축과 시험 프로그램 개발을 통해 주요 기능의 시험 및 동작 결과를 확인할 수 있었다. 이러한 가상 인터페이스를 통해 멀티모드 단말이 이종 액세스 망간 핸드오버를 수행하는 도중에도 동일한 IP 주소를 이용하여 실시간 멀티미디어 서비스 세션을 끊김없이 유지하도록 지원하는 것이 가능하다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.502-510
• /
• 2009

Multiprecision Squaring은 공개키 알고리즘을 구성하는 연산 중에서 가장 중요한 연산 중 하나이다. 본 논문에서는 기존의 Multiprecision Squaring 알고리즘을 개선하여 연산 양을 줄임으로 성능을 항상시키는 Squaring 기법들을 제시하고 구현하였다. Scott이[1]에서 제안한 Carry-Catcher Hybrid 곱셈 알고리즘은 Gura가 제안한 Hybrid 곱셈 알고리즘[2]을 계승 발전시킨 것으로 MRACL 라이브러리에 구현되어 있으며, Carry-Catcher Hybrid 방법 사용한 Multiprecision Squaring 알고리즘도 MIRACL에 함께 구현되어 있다. 본 논문에서 이 Carry-Catcher Hybrid Squaring 알고리즘을 발전시켜 보다 효율적인 Squaring 알고리즘인 Lazy Doubling Squaring 알고리즘을 제안하고 구현하였으며, atmega128상에서 성능테스터를 수행하여 Carry-Catcher Hybrid Squaring 알고리즘과 비교하여 더 효율적인 알고리즘임을 보였다. 표준 Squaring 알고리즘이 $S_{ij}\;=\;x_i\;{\ast}\;x_j\;=\;S_{ij}$인 사실을 기반으로 곱셈의 횟수를 절반 가까이 줄인 알고리즘이라면 본 논문에서 제시한 Lazy Doubling Squaring 알고리즘은 $a_0\;{\ast}\;2\;+\;a_1\;{\ast}\;2\;+\;...\;+\;a_{n-1}\;{\ast}\;2\;+\;a_n\;{\ast}\;2\;=\;(a_0\;+\;a_1\;+\;...\;+\;a_{n-1}\;+\;a_n)\;{\ast}\;2$ 라는 사실을 기반으로 하여 doubling 연산 횟수를 획기적으로 줄인 알고리즘으로, MIRACL에 구현되어 있는 Multiprecision Squaring 알고리즘 보다 atmega128상에서 약 25% 정도의 빠른 결과를 얻을 수 있었으며, 저자가 아는 바로는 현재까지 나온 어떤 방법보다 빠르다.

• 대한방사선기술학회지:방사선기술과학
• /
• 제33권1호
• /
• pp.51-59
• /
• 2010

NaI(Tl) 섬광 결정과 광전자 증배관를 결합한 형태의 감마선 검출기는 감도와 개발비용 면에서 우수하여 일반적으로 환경 감시용 검출기에 잘 활용된다. 본 연구에서는 보다 조작이 용이하고 다목적으로 활용할 수 있는 지능형 감마선 검출기와 연동되어 동위원소 자동인식이 가능한 분석 소프트웨어를 개발하였다. 개발된 소프트웨어는 크게 네트워크 인터페이스 모듈과 스펙트럼분석 모듈, 그리고 그래픽 유저 인터페이스 모듈의 세부분으로 나누어진다. 이중 핵심부분은 스펙트럼분석모듈로서 네트워크를 통해 수집된 신호로부터 해당 동위원소에 대한 에너지스펙트럼의 피크정보를 추출하고 이를 토대로 입력 동위원소의 종류를 판별해 내는 것이다. 일반적으로 채널과 에너지의 관계는 근사적으로 선형적인 함수관계가 있으므로 피크 정보를 정확히 얻어내면 해당 동위원소의 인식이 가능하다. 본 연구에서 개발된 피크 검출 알고리듬은 두 개의 피크를 가진 표준 동위원소에 대한 라이브러리 구축 및 이를 기준으로 한 미지의 동위원소에 대한 자동인식을 수행하도록 개발되었다. 대상 하드웨어인 뉴캐어메디컬시스템의 GammaPro 1410을 사용하여 연동 실험을 수행한 결과 하나의 미지의 선원에 대한 인식률을 측정할때 1% 이내의 피크 검출오차를 기록하였다. 또한 효율적인 네트워크 연동모듈의 설계를 통하여 세계 수준인 200K CPS의 데이터 처리속도를 달성하였다. 감마선 검출기와 본 소프트웨어에 더하여 선량분석 알고리듬에 대한 개발이 이어진다면 실시간 지능형 검출시스템으로서 의료기관 및 발전소, 연구시설 등 폭넓은 분야에 활용될 것으로 기대된다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.