• Title/Summary/Keyword: 디코더

Search Result 332, Processing Time 0.03 seconds

Design and Implement of 50MHz 10 bits DAC based on double step Thermometer Code (50MHz 2단 온도계 디코더 방식을 사용한 10 bit DAC 설계)

  • Jung, Jun-Hee;Kim, Young-Sik
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.49 no.6
    • /
    • pp.18-24
    • /
    • 2012
  • This paper reports the test results of a 50MHz/s 10 bits DAC developed with $0.18{\mu}m$ CMOS process for the wireless sensor network application. The 10bits DAC, not likely a typical segmented type, has been designed as a current driving type with double step thermometer decoding architecture in which 10bits are divided into 6bits of MSB and 4bits of LSB. MSB 6bits are converted into 3 bits row thermal codes and 3 bits column thermal codes to control high current cells, and LSB 4 bits are also converted into thermal codes to control the lower current cells. The high and the lower current cells use the same cell size while a bias circuit has been designed to make the amount of lower unit current become 1/16 of high unit current. All thermal codes are synchronized with output latches to prevent glitches on the output signals. The test results show that the DAC consumes 4.3mA DC current with 3.3V DC supply for 2.2Vpp output at 50MHz clock. The linearity characteristics of DAC are the maximum SFDR of 62.02dB, maximum DNL of 0.37 LSB, and maximum INL of 0.67 LSB.

A Study on Attention Mechanism in DeepLabv3+ for Deep Learning-based Semantic Segmentation (딥러닝 기반의 Semantic Segmentation을 위한 DeepLabv3+에서 강조 기법에 관한 연구)

  • Shin, SeokYong;Lee, SangHun;Han, HyunHo
    • Journal of the Korea Convergence Society
    • /
    • v.12 no.10
    • /
    • pp.55-61
    • /
    • 2021
  • In this paper, we proposed a DeepLabv3+ based encoder-decoder model utilizing an attention mechanism for precise semantic segmentation. The DeepLabv3+ is a semantic segmentation method based on deep learning and is mainly used in applications such as autonomous vehicles, and infrared image analysis. In the conventional DeepLabv3+, there is little use of the encoder's intermediate feature map in the decoder part, resulting in loss in restoration process. Such restoration loss causes a problem of reducing segmentation accuracy. Therefore, the proposed method firstly minimized the restoration loss by additionally using one intermediate feature map. Furthermore, we fused hierarchically from small feature map in order to effectively utilize this. Finally, we applied an attention mechanism to the decoder to maximize the decoder's ability to converge intermediate feature maps. We evaluated the proposed method on the Cityscapes dataset, which is commonly used for street scene image segmentation research. Experiment results showed that our proposed method improved segmentation results compared to the conventional DeepLabv3+. The proposed method can be used in applications that require high accuracy.

Progressive occupancy network for 3D reconstruction (3차원 형상 복원을 위한 점진적 점유 예측 네트워크)

  • Kim, Yonggyu;Kim, Duksu
    • Journal of the Korea Computer Graphics Society
    • /
    • v.27 no.3
    • /
    • pp.65-74
    • /
    • 2021
  • 3D reconstruction means that reconstructing the 3D shape of the object in an image and a video. We proposed a progressive occupancy network architecture that can recover not only the overall shape of the object but also the local details. Unlike the original occupancy network, which uses a feature vector embedding information of the whole image, we extract and utilize the different levels of image features depending on the receptive field size. We also propose a novel network architecture that applies the image features sequentially to the decoder blocks in the decoder and improves the quality of the reconstructed 3D shape progressively. In addition, we design a novel decoder block structure that combines the different levels of image features properly and uses them for updating the input point feature. We trained our progressive occupancy network with ShapeNet. We compare its representation power with two prior methods, including prior occupancy network(ONet) and the recent work(DISN) that used different levels of image features like ours. From the perspective of evaluation metrics, our network shows better performance than ONet for all the metrics, and it achieved a little better or a compatible score with DISN. For visualization results, we found that our method successfully reconstructs the local details that ONet misses. Also, compare with DISN that fails to reconstruct the thin parts or occluded parts of the object, our progressive occupancy network successfully catches the parts. These results validate the usefulness of the proposed network architecture.

Low Power MPEG Decoder with DVS Algorithms (DVS를 이용한 저전력 WPEG 디코더)

  • 손동환;이형석;김선잔
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2001.11a
    • /
    • pp.35-40
    • /
    • 2001
  • 동적 전압 조정(DVS)은 모바일 환경에서 프로세서에서의 전력 소모를 줄일 수 있는 가장 효율적인 방법으로 많은 연구가 진행중이다 또한 MPEG 디코딩은 모바일 기기에서 가장 중요하고 또한 전력 소모가 큰 어플리케이션 중 하나이다. 본 논문에서는 모바일 환경에 적합한 MPEG 디코더를 DVS를 이용하여 구현하였고 전력 소모를 측정하였다. 제안된 첫번째 DVS 알고리즘은 이전의 workload에 의해 다음 workload를 예측하여 전압을 조정하는 것이고, 두번째 알고리즘은 MPEG 프레임의 종류 및 크기를 이용하여 다음 프레임의 디코딩 시간을 예측 한 후 전압을 조절하는 것이다. 실험을 통하여 두번째 알고리즘에 의한 MPEG 디코더가 더 정확한 workload 예측을 통하여 QoS의 저하를 최소화하면서 전력 소모를 더 많이 줄일 수 있었다.

  • PDF

Useful Encoding Method for Comparator Design and Expansion (비교기 설계 및 확장에 용이한 인코딩 방법)

  • Park, Ann-Soo;Chung, Tea-Sang
    • Proceedings of the KIEE Conference
    • /
    • 2000.11d
    • /
    • pp.787-790
    • /
    • 2000
  • 본 논문에서는 비교기의 설계 및 확장에 쉽게 이용할 수 있는 2bit 인코딩방법을 제안한다. 그리고 제안한 인코딩 방법을 이용하여 현재 비교기로 널리 사용하는 74LS85와 새로 설계한 5bit비교기에서의 직/병렬 N-bit로 확장했을 때의 응용방법을 비교한다. 또한 magnitude 비교기를 이용한 디코더 회로를 꾸며 음수 영역까지 확장할 수 있음을 보인다.

  • PDF

고속정보 전파특성을 갖는 실시간 비터비 디코더

  • Kim, Jong-Man;Sin, Dong-Yong;Seo, Beom-Su
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2010.03b
    • /
    • pp.3-3
    • /
    • 2010
  • The Characteristics of Digital Vterbi Decoder utilizing the analog parallel processing circuit technology is proposed. The Analog parallel structure of the viterbi decoder acted by a replacement of the conventional digital viterbi Decoder is progressing fastly. The proposed circuits design han, low distortion, high accuracy over the previous implementation and dynamic programming.

  • PDF

High performance Viterbi decoder using Modified Register Exchange methods (Modified Register Exchange 방식을 이용한 고성능 비터비 디코더 설계)

  • 한재선;이찬호
    • Proceedings of the IEEK Conference
    • /
    • 2003.07b
    • /
    • pp.803-806
    • /
    • 2003
  • 본 논문에서는 traceback 동작 없이 decoding이 가능한 Modified Register Exchange 방식을 이용하여 이를 block decoding에 적용하는 비터비 decoding 방식을 제안하였다. Modified Register Exchange 방식을 block decoding에 적용함으로써 decision bit 들을 결정하기 위해 필요한 동작 사이클을 줄였고, block decoding을 사용하는 기존의 비터비 디코더보다 더 적은 latency 가지게 되었다. 뿐만 아니라, 메모리를 더 효율적으로 사용할 수 있으면서 하드웨어의 구현에 있어서도 복잡도가 더 감소하게 된다. 제안된 방식은 같은 하드웨어 복잡도로도 메모리의 감소 또는 latency 의 감소에 중점을 둔 설계가 가능하다.

  • PDF

A Study on the Design of Color Space Converter with Brightness effect (Brightness 기능을 갖는 컬러 스페이스 컨버터 설계에 관한 연구)

  • 배준석;박노경;문대철
    • The Journal of the Acoustical Society of Korea
    • /
    • v.17 no.1
    • /
    • pp.24-30
    • /
    • 1998
  • 본 논문에서는 기존의 단방향 컬러 스페이스 컨버터(Color Space Converter)를 양방 향으로 변환하는 것뿐만 아니라, 기존의 디코더, 엔코터 및 모니터 등이 가지고 있는 Brightness 기능을 갖도록 변환 행렬 계수를 임의로 조정할 수 있는 컬러 스페이스 컨버터 를 설계하였다. 이러한 변환 계수 자체를 조정하여 휘도 및 색차 신호에 변화를 주는 방법 은 새롭게 제안한 방법으로 계수의 조정은 ROM형태를 이용하여 향후 인터페이스 부분을 부가하여 소프트웨어적으로 제어할 수 있도록 설계하였다. 본 논문에서 제안한 Brightness 기능을 갖는 컬러 스페이스 컨버터는 저가의 멀티미디어 비디오 관련 시스템을 구현할 수 있는 장점을 가지고 있다.

  • PDF

Weighted Prediction based on Classification of Motion for HEVC (움직임의 구분에 기반한 HEVC의 가중치 예측)

  • Lim, Sung-won;Moon, Joo-hee
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2014.11a
    • /
    • pp.105-106
    • /
    • 2014
  • 본 논문에서는, 움직임이 존재하는 영역과 존재하지 않는 영역을 구분하여 영역마다 다른 가중치 계수 세트 w와 o를 사용하는 알고리즘이 제안된다. 제안된 기술의 실험 결과는 BD-rate기준으로 최대 -5.4%의 효율을 가져오며 인코더 복잡도는 약 110%, 디코더 복잡도는 거의 변화가 없다.

  • PDF