• 실천공학교육논문지
• /
• 제10권1호
• /
• pp.49-56
• /
• 2018

비전공 학부생을 대상으로 다양한 방식의 SW 교육이 대학별로 운영되고 있다. 그리고 대부분 컴퓨팅적 사고를 교육하는 데 초점을 맞추고 있다. 이러한 컴퓨팅 교육에 이어서 학생들마다 창의적인 컴퓨팅 산출물을 구현하고 평가하는 교육 방식이 필요하다. 본 논문에서는 창의적 컴퓨팅 산출물 기반 SW교육을 실현하는 한 가지 방안을 제안한다. 이를 위해 학생들이 디지털논리회로 장치를 창의적으로 구현하고, 이 장치의 기능을 구현하는 SW알고리즘을 디자인하는 교육방법을 제안한다. 제안한 교육 방법에서는 아두이노 보드를 사용한 간단한 LED 논리회로를 예로 들어 교육한다. 학생들은 2변수 논리회로 출력장치 두 쌍을 창의적으로 설계 및 구현하고, 구현한 장치의 패턴을 나타내는 알고리즘을 다양한 형태로 설계한다. 그리고 입력장치를 이용한 기능 확장 및 확장된 알고리즘을 설계한다. 제안한 교육방법을 적용하면, 비전공 학생들이 창의적 컴퓨팅 산출물 제작을 통해 알고리즘 설계의 개념과 필요성을 습득하는 성과를 얻을 수 있다.

• 컴퓨터교육학회논문지
• /
• 제11권1호
• /
• pp.23-32
• /
• 2008

본 논문에서는 논리회로 실험용 장비 사용법 및 실험 내용에 대한 교육용 멀티미디어 콘텐츠로 구성된 논리회로 가상실험실이 실제 실험 교육에 끼치는 교육효과를 조사하였다. 대학 저학년의 공학 실험의 경우, 실험 회로 및 실험 장비 사용법에 대한 사전 이해가 절실히 요구된다. 그러나 기존의 전통적인 실험환경에서는 실험 장비 사용법 교육의 경우, 장비에 대한 접근성이 제한되어 있고, 짧은 실험시간 내에 다양한 기능을 설명하기에는 많은 제약이 있으며, 실험회로의 다양한 동작에 대한 경험은 실제 실험에서나 가능한 문제점이 있다. 본 논문에서 구현한 논리회로 가상실험실에서는 실제 실험 전에 실습자에게 실제 실험과 같은 환경을 제공하여 사전에 실험 준비를 할 수 있도록 한다. 가상실험실을 활용한 집단과 그렇지 않은 집단인 30명 단위의 두 실험 집단에 대해 가상실험실의 교육효과를 조사한 결과, 가상실험실을 활용한 집단이 한 학기 실험과정에서 평균 8.2% 정도의 실험시간 단축을 보였다.

• 대한공업교육학회지
• /
• 제33권1호
• /
• pp.149-168
• /
• 2008

이 연구의 목적은 공업계열 전문계고등학교의 디지털 논리 회로 과목에서 '조합 논리 회로'단원에 시뮬레이션 수업을 적용하여 학생들의 디지털 논리회로에 대한 학업성취도에 미치는 효과를 알아보는 데 있다. 이 연구를 위해 경상북도에 소재한 공업계열 전문계고등학교 3학년 2개 학급을 실험 집단과 통제 집단으로 선정하였고, 3개의 영가설을 설정하여 검증하였다. 실험 설계는 이질통제집단 전후검사 설계를 사용하였다. 실험은 총 6차시에 걸쳐 이루어 졌으며, 실험 집단에는 PSpice 시뮬레이션 수업을 적용한 후 브레드보드를 이용한 실습을 실시하였고, 통제 집단에는 전통적인 강의식 수업을 적용한 후 브레드보드를 이용한 실습을 실시하였다. 자료의 통계 처리는 SPSSWIN (ver 10.0) 프로그램을 사용하였고, 두 집단의 평균 차이가 통계적으로 유의미한지 알아보기 위해 유의수준 .05로 설정하여 독립표본 t-검증을 하였다. 이 연구에서 얻어진 결론은 다음과 같다. 첫째, 시뮬레이션 수업은 집단 유형에 따른 학업성취 전체 영역에 대해서는 효과적인 수업 방법이라고 할 수 없다. 그러나 심동적 영역에서는 학업 성취도 향상에 효과적이었다. 둘째, 시뮬레이션 수업은 학업 수준에 따른 학업성취 전체 영역에 대해서는 효과적인 수업 방법이라고 할 수 없다. 그러나 인지적 영역과 심동적 영역에서는 중 하위 집단에, 정의적 영역에서는 하위 집단에 효과적이었다. 셋째, 시뮬레이션 수업은 실습 소요 시간의 단축에 효과적인 수업 방법이라고 할 수 없다. 그러나 하위 집단의 실습 소요 시간의 단축에는 효과적이었다. 이상의 연구 결과 시뮬레이션 수업은 주로 심동적 영역에서 효과적이었고, 상위 집단보다는 하위 집단으로 갈수록 학업 성취에 있어서 효과적이라는 것을 알 수 있었다. 그러므로 다양한 교수 학습 방법을 활용함으로써 학습 효과를 높일 수 있다는 점을 시사해 준다.

• 한국정보교육학회:학술대회논문집
• /
• 한국정보교육학회 2007년도 하계학술대회
• /
• pp.179-184
• /
• 2007

로봇교육은 여러 전자부품, 회로 등의 기계, 공학적인 교육뿐만 아니라 컴퓨터 프로그래밍, 디지털 기초 등의 컴퓨터 관련 교육까지 경험할 수 있다는 점에서 교육적 가능성과 활용가지가 매우 높다. 지금까지 단순한 기술 습득에 치중한 컴퓨터교육에 있어서, 알고리즘 및 프로그래밍 등의 창의력과 논리적인 문제해결력 향상을 중심으로 한 로봇교육은 정보과학영재교육에서 매우 중요하다고 할 수 있다. 본 연구에서는 정보과학영재교육의 특징을 분석하고 정보과학영재의 창의성을 키우기 위한 로봇교육과정을 개발하였다.

• 대한전자공학회논문지TC
• /
• 제49권1호
• /
• pp.26-30
• /
• 2012

본 논문은 회전 불변 I/Q TCM에 적용되는 정사각 QAM을 위한 신호 발생 방법을 제안한다. 제안된 방법은 디지털 논리소자들로만 이루어져 있으며 look-up table (LUT)을 전혀 사용하지 않아 시스템 구현 복잡도를 줄이는 데 요긴하다. 또한 이 방법은 변조 차수가 64 이상인 모든 정사각 QAM에 적용될 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 D
• /
• pp.1048-1051
• /
• 1997

본 논문에서는 GPS 수신기를 이용하여 송전선 양단에 설치되어 있는 전류차동계전기들의 전류샘플링을 동기시키는 방법을 제안하고, 이를 이용한 전류샘플링 동기장치의 개발에 대해 설명 한다. 송전선 양단의 GPS 수신기들에서 만들어지는 서로 동기된 IPPS신호들을 이용해 샘플링 동기신호를 만들어 주고, 이를 이용해서 서로 동기된 전류샘플링이 적당한 계수값 지정과 함께 이루어지도록 A/D변환기와 메모리 그리고 프로그램형 논리 소자를 사용한다. 샘플링 동기신호를 만들어주기 위해서 GPS수신기와 10MHz발진기를 이용한 디지털 위상잠금회로(DPLL, Digital Phase- Locked Loop)를 구성 한다. 본 논문에서 제안하는 전류샘플링 동기방식은 통신을 이용한 기존의 방식에 비해 계전기의 계산부담을 덜어주고 보다 정확한 샘플링 동기를 얻을 수 있게 한다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제8권1호
• /
• pp.26-28
• /
• 2006

The development technique of digital logic using CMOS device is close reached several limitations These make technical needs that are ultra high speed superconductive systems based on CMOS silicon digital computing technique. Comparing digital logic based on silicon CMOS, the computing technique based on ultra high speed superconductive systems has many advantages which are ultra low power consumption, ultra high operation speed. etc. It is estimated that features like these increasingly improve the possibility of ultra low power and ultra superconductive systems. In this paper digital logics of current CMOS technique and RSFQ superconductive technique are compared with and analyzed.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.1-10
• /
• 1998

본 논문에서는 대형 디지털 회로에 대하여 임계경로를 탐색하는 시간을 줄이고 기존의 방법에서 임계경로를 찾지 못했던 회로에서도 정확히 임계경로를 찾을 수 있는 임계경로 탐색 알고리듬(DYSAC)을 제안하였다. 또한 이 탐색 알고리듬의 내부에서 사용되는 경로부각기준(DYPSEC)을 함께 제안하였다. DYSAC는 각 노드에 레벨을 부과하기 위한 레벨지정 부알고리듬과 최장의 부각가능한 경로를 찾는 임계경로 탐색 부알고리듬으로 구성되었다. 제안된 알고리듬은 SUN Sparc 환경에서 C-언어로 구현되어 ISCAS'85 벤치마크회로에 적용, 제안된 알고리듬의 정확한 동작여부를 확인하였다. 또한 실험결과를 기존의 방법들과 비교하였는데, 그 결과 제안된 알고리듬이 임계경로를 찾는 능력과 임계경로를 찾는데 걸리는 시간 모두에서 기존의 방법들보다 월등히 우수함을 보였다.

• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.691-698
• /
• 2008

본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

• 문화기술의 융합
• /
• 제9권6호
• /
• pp.967-971
• /
• 2023

최근에는 다양한 플랫폼 서비스가 인공지능을 활용하여 제공되고 있으며, 그 중 하나로 ChatGPT는 대량의 데이터를 자연어 처리하여 자가 학습 후 답변을 생성하는 역할을 수행하고 있다. ChatGPT는 IT 분야에서 소프트웨어 프로그래밍 분야를 포함하여 다양한 작업을 수행할 수 있는데, 특히 프로그램을 대표하는 C언어를 통해 간단한 프로그램을 생성하고 에러를 수정하는데 도움을 줄 수 있다. 이러한 능력을 토대로 C언어를 기반으로 만들어진 하드웨어 언어인 베릴로그 HDL도 ChatGPT에서 원활한 생성이 예상되지만, 베릴로그 HDL의 합성은 명령문들을 논리회로 구조 형태로 생성하는 것이기에 결과물들의 정상적인 실행 여부를 확인해야 한다. 본 논문에서는 용이한 실험을 위해 규모가 적은 논리회로들을 선택하여 ChatGPT에서 생성된 디지털회로와 인간이 만든 회로들의 결과를 확인하려 한다. 실험 환경은 Xilinx ISE 14.7로 모듈들을 모델링하였으며 xc3s1000 FPGA칩을 사용하여 구현하였다. 구현된 결과물을 FPGA의 사용 면적과 처리 시간을 각각 비교 분석함으로써 ChatGPT의 생성물과 베릴로그 HDL의 생성물의 성능을 비교하였다.