• Title/Summary/Keyword: 디지털/아날로그

Search Result 1,224, Processing Time 0.025 seconds

Behavioral design aad verification of electronic circuits using CPPSIM (CPPSIM을 이용한 동작 레벨에서의 회로 설계 및 검증)

  • Han, Jin-Seop
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.12 no.5
    • /
    • pp.893-899
    • /
    • 2008
  • Behavioral level simulations of LDO voltage regulator and phase locked loop(PLL) are performed with CPPSIM, a behavioral-level simulation tool based on C language. The validity of the simulation tool is examined by modeling analog circuits and simulating the circuits. In addition, the designed PLL adopted digital architecture to possess advantages of digital circuits.

A Stereo Audio DAC with Asymmetric PWM Power Amplifier (비대칭 펄스 폭 변조 파워-앰프를 갖는 스테레오 오디오 디지털-아날로그 변환기)

  • Lee, Yong-Hee;Jun, Young-Hyun;Kong, Bai-Sun
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.45 no.7
    • /
    • pp.44-51
    • /
    • 2008
  • A stereo audio digital-to-analog converter (DAC) with a power amplifier using asymmetric pulse-width modulation (PWM) is presented. To adopt class-D amplifier mainly used in high-power audio appliances for head-phones application, this work analyzes the noise caused by the inter-channel interference during the integration and optimizes the design of the sigma-delta modulator to decrease the performance degradation caused by the noise. The asymmetric PWM is implemented to reduce switching noise and power loss generated from the power amplifier. This proposed architecture is fabricated in 0.13-mm CMOS technology. The proposed audio DAC including the power amplifier with single-ended output achieves a dynamic range (DR) of 95-dB dissipating 4.4-mW.

디지털시대 새로운 비즈니스 신화의 조건

  • Kim, Won-Je
    • 프린팅코리아
    • /
    • s.17
    • /
    • pp.98-101
    • /
    • 2003
  • 21세기 디지털 패러다임은 우리 기업으로 하여금 '한강의 기적'에 이어 '디지털 신화'라고 하는 새로운 '기적'을 향해 나아가도록 몰아붙이고 있다. 어떻게 이러한 기적을 이룰 것인가. 소니(Sony)를 추월해 세계를 놀라게 한 삼성전자의 사례를 통해 그 가능성을 타진해 보자. 지난해 <뉴스위크>, <포브스> 등 유수 언론들은 삼성전자의 눈부신 성장을 대서특필했다. 세계 초일류 브랜드의 상징으로 글로벌 시장을 석권했던 소니를 삼성전자가 앞섰다는 점을 집중부각하면서, 소니가 아날로그 시대의 강자였다면 삼성전자는 디지털 강자라고 평가했다.

  • PDF

The Efficient Allocation Method of DAB Channels on T-DMB Frequency Band (T-DMB 대역에서 DAB 채널의 효율적인 채널 배치 방안)

  • Kim, Joo-Seok;Kim, Kyung-Seok
    • The Journal of the Institute of Internet, Broadcasting and Communication
    • /
    • v.11 no.6
    • /
    • pp.135-141
    • /
    • 2011
  • Analog medias are converting to digital with the development of the digital communications. The Korean radio broadcasting services yet on analog and the research for the digital radio is progressing. The digital conversion of radio broadcasting has already progressed in foreign countries because of the technical limitation of analog broadcasting(The radio-frequency efficiency is poor). DAB is one of the digital radio mode, it doesn't use on AM/FM band and uses on T-DMB frequency band. So, it has an advantage of being able to broadcast with the existing radio without interference at once. On the other hand, it has the potential to cause interference to existing T-DMB broadcasting. In this paper, we propose an efficient DAB channel allocation method for digital radio on T-DMB frequency band. This paper allocates the DAB channel without interference to existing T-DMB broadcasting and proves the proposed method through simulations for the interference analysis.

An Implementation of Digital IF Receiver for SDR System (SDR(Software Defined Radio)시스템을 위한 디지털 IF수신기 구현)

  • 송형훈;강환민;김신원;조성호
    • Proceedings of the IEEK Conference
    • /
    • 2001.09a
    • /
    • pp.951-954
    • /
    • 2001
  • 본 논문에서는 SDR (Software Defined Radio)시스템을 위한 디지털 IF (Intermediate Frequency)수신기를 구현하였다[1][2]. 구현된 수신기의 하드웨어 구조는 AD변환부, PDC(Programmable Down Converter)부, DSP (Digital Signal Processing)부분으로 이루어졌다. AD변환부는 Analog Devices사의 AD6644를 이용하여 아날로그 신호를14bit의 디지털 신호로 변환된다. PDC부분은 Intersil사의 HSP 50214B를 이용하여 14bit 샘플 된 IF(Intermediate Frequency)입력을 혼합기와 NCO(Numerically Controlled Oscillator)에 의해 기저대역으로 다운 시키는 역할을 한다. PDC는 CIC (Cascaded Integrator Comb)필터, Halfband 필터 그리고 프로그램할 수 있는 FIR필터로 구성되어 있다. 그리고 PDC부분을 제어하고 PDC부분에서 처리할 수 없는 캐리어, 심볼 트래킹을 위해 Texas Instrument사의 16비트의 고정소수점 DSP인 TMS320C5416과 Altera사의 FPGA를 사용하였다. 그러므로 중간주파수 대역과 기저대역 간의 신호변환을 디지털 신호처리를 수행함으로써 일반적인 아날로그 처리방식보다 고도의 유연성과 고성능 동작이 가능하고 시간과 환경 변화에 우수한 동작 특성을 제공한다.

  • PDF

Analysis of Channel Zapping Delay and Method of Optimizing Channel Zapping Time in Digital Cable Broadcasting (디지털 케이블 방송 서비스의 채널 변경 지연 요소 분석 및 채널 변경 속도 향상 기법)

  • Choi, In-Seok
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2014.11a
    • /
    • pp.36-38
    • /
    • 2014
  • 디지털 케이블 방송 시스템은 기존의 아날로그 케이블방송과 달리 하나의 6MHz 주파수 대역에 여러 방송채널들을 전송하고 있다. 즉, MPEG2 또는 H.264/AVC 등 비디오 압축 방식으로 인코딩된 여러 방송채널들과 각 채널의 대한 정보를 제공하기 위한 PSI 정보를 생성하여 멀티플렉싱하여 6MHz 주파수 대역으로 전송하는 방식으로 서비스를 제공한다. 하지만, 근본적으로 디지털 케이블 방송에서는 방송채널 변경 시 QAM Tuner의 주파수 Locking 및 디멀티플레싱, PSI 정보 파싱을 통한 채널 정보 획득, 비디오 및 오디오 디코딩을 위한 RAP(Random Access Point) 획득, 스크램블채널을 위한 ECM 획득 등의 시간 지연이 발생함에 따라 아날로그 케이블방송과 비교하여 상당한 채널 변경 지연이 발생한다. 이러한 이유로 디지털 케이블 방송 서비스의 품질 향상을 위해서는 채널 변경 시간 지연을 최소화하기 위한 연구가 필요하다. 따라서, 본 논문에서는 채널 변경 지연 요소들을 분석하고, 채널 변경 지연을 최소화하기 위한 기법을 제안한다.

  • PDF