• Journal of the Korea Computer Graphics Society
• /
• v.11 no.4
• /
• pp.11-20
• /
• 2005

본 논문에서는 모션데이터의 재사용성을 높이기 위해 '유추적 이식(analogic transplanting)'이라는 새로운 방법을 제시한다. 일반적으로 사람 또는 동물의 동작에서 각 관절은 상호 연관성을 가지고 움직인다. 그러므로 신체를 몇 부분으로 나누었을 때 나누어진 한 부분의 유사성을 바탕으로 다른 부분과의 결합 가능성을 유추할 수 있게 된다. 본 연구에서는 신체 부분의 의미적 유사성을 판단하기 위해 주성분분석법과 클러스터링 기법을 사용하였다. 유추적 이식 방법은 매우 자연스러운 동작을 합성할 수 있으며, 충돌을 피할 수 있는 단순하고 저비용의 방법을 제공하며, 물리적 요소를 고려하지 않아도 결과적으로 매우 안정된 동작을 풍부하게 생성해 낸다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2020.11a
• /
• pp.73-74
• /
• 2020

사용자 동작 추정이란 이미지 또는 비디오에서 사용자의 관절 위치를 추정하는 과정을 말한다. 기존의 연구들은 사용자의 몸에서 관절의 큰 부분(어깨, 무릎, 골반, 손, 발 등)만을 추정하거나 손의 세부 관절을 별도로 추정 했다. 하지만 특정 분야(수화, 댄스 등)에선 몸짓과 손을 함께 사용하기에 우리는 사용자 몸의 큰 관절과 손의 세부 관절을 같이 추정하는 방법에 대한 연구를 제안한다. 본 논문에서 제안하는 사용자 동작 추정 방법은 Cascades 방법을 이용한 합성곱 신경망 기반 회귀모델을 적용한 방식이다. 손의 관절들은 다른 큰 관절들(어깨, 무릎, 골반 등)보다 작아서 정밀한 추정을 요구하기에 Cascades 방법을 사용해 보다 정밀하게 추정할 수 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.12
• /
• pp.2264-2270
• /
• 2006

This paper describes fast-hewing frequency synthesizers for multi-band OFDM(MB-OFDM) ultra-wide band(UWB) systems. Three different structures in generating 3 center frequencies(3432MHz, 3960MHz, 4488MHz) are designed and compared. The first structure generates 3 center frequencies using only one PLL operating at 4224MHz, and the second uses three PLLs operating at corresponding center frequencies. The proposed third structure employes two PLLs operating at 3960MHz and 528MHz. Simulation results using 0.18um RF CMOS process parameters show that the third structure exhibits boner characteristics in spur, area and current consumption than the other structures. The band switching time of the proposed synthesizer is less than 1.In and the spur is less than -36dBc. The synthesizer consumes 22mA from a 1.8V supply.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.491-493
• /
• 2004

차단기의 합성차단시험방법에 대한 연구는 오래 전부터 수행되어 시험방법 및 시험설비의 설계기술은 완성을 보았지만, 차단기의 또 다른 역할인 투입능력에 대해서는 현재까지 한국에서는 기술적인 진전이 전혀 없었다. 그러나 차단기의 성능을 완전하게 평가하기 위해서는 차단동작과 더불어 투입동작에 대한 평가방법과 설비가 필요하다. 따라서 본 논문에서는 이러한 문제점을 해결하기 위해 건설한 KERl 합성투입시험설비의 시험회로의 설계와 실증시험결과 등에 관해 기술하였다.

• 한국HCI학회:학술대회논문집
• /
• 2006.02a
• /
• pp.852-858
• /
• 2006

전통적으로 3차원 애니메이션에서 캐릭터의 동작에 관한 연구는 주로 동작의 사실적인 표현에 중점을 두고 있다. 그러나 이러한 사실적인 애니메이션은 전통적인 2차원 애니메이션에 익숙한 관객들이 어색함을 느끼는 원인이 되기도 한다 이로 인해 전통적인 2차원 애니메이션의 기법을 3차원 애니메이션에 적용하는 비사실적 (non photorealistic) 애니메이션 기법이 연구되고 있다. 본 논문에서는 전통적인 2차원 애니메이션기법 중 하나인 기대 효과(anticipation effect)를 3차원 애니메이션의 캐릭터 동작에 적용하는 자동화된 방법을 제시한다. 전통적인 2차원 애니메이션 기법에 따르면 기대 효과는 애니메이션을 더 설득력 있고 풍부하게 만드는 역할을 한다고 알려져 있다. 기대 효과는 주요한 동작이 일어나기 이전에 반대 방향의 동작이 이루어지는 것으로 나타난다. 3차원 애니메이션에서 캐릭터의 동작은 각 관절의 회전과 캐릭터 중심의 이동으로 표현되기 때문에, 주요한 동작에 대하여 각 관절의 회전과 캐릭터 중심의 이동에서 반대 방향의 움직임을 찾아 주요한 동작 이전에 연결하는 것으로 기대 효과의 동작을 표현할 수 있다. 모션 캡쳐나 키 프레임 방법을 통해 미리 제작된 애니메이션 파일로부터 기대효과를 생생하기 위해 동작 데이터를 분석하여, 기대 효과의 추가가 필요한 주요 동작의 각 관절별 회전을 외삽하여 반대 방향의 회전 움직임을 생생하고 무게 중심의 이동을 예측하여 주요 동작과 반대 방향의 움직임을 갖는 기대 동작을 생성한다. 이후, 생성된 기대 동작과 원래의 동작을 기대 효과의 타이밍을 고려하여 합성하는 것으로 기대효과가 포함된 자연스러운 애니메이션 동작을 얻을 수 있다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.51-52
• /
• 2014

전력계통은 전력수요의 지속적인 성장에 따라서 전력설비의 추가를 지속적으로 추진하고 있지만, 심해지는 환경문제 등으로 인해 용지 확보에 어려움이 있다. 이로 인해 송전선로 장거리화, 용량부족량 등 전력계통에 여러 가지 복잡한 문제가 야기되는데, 이것은 곧 전력계통의 안정도와 직결된다. 이러한 문제를 효과적이면서 경제적인 해결방법으로 FACT(Flexible AC Transmission System)기술이 주목 받고 있다. FACTS 기기 중 SVC(Static Var Compensator)는 상용운전 중이며, 기존 동기조상기에 비해 저렴하고, 신속 정확한 전압제어를 하는 장점이 있다. SVC는 TCR(Thyristor Controlled Reactor)과 TSC(Thyristor Switched Capacitor), FC(Fixed Capacitor)등 여러 종류의 구성을 가질 수 있다. TCR과 TSC는 실제 운전에 앞서 여러 가지 방법으로 검증이 필요하다. 합성 시험회로 설비(Synthetic Test Circuit)는 TCR과 TSC 안에 존재하는 Thyristor Valve의 동작을 실제 동작 조건으로 동작시켜, 동작의 신뢰성을 검증하는 설비이다. 본 논문에서는 TCR의 Operational Test를 위한 STC를 기술하고 있다. 설계된 STC는 PSCAD를 사용하여 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10b
• /
• pp.367-369
• /
• 2001

멀티미디어 환경의 발전에 따라 동영상에 대한 효과적인 검색 및 관리와 CG와 일반 영상의 합성을 위하여 영상 내의 카메라 동작 요소 검출 기법이 필요하다. 본 논문에서는 sub-block당 투영 영상을 이용만 카메라 동작 요소 검출 방법을 제안한다. 제안한 방법은 sub-block당 평균값을 이용만 투영 영상상에서 각 sub-block 내에서의 x, y 방향 이동 성분을 구하여 이를 통한 Optical flow를 얻는다. 제안하는 방법은 기존의 block-matching을 통하여 optical flow를 얻는 방법보다 계산량의 감소와 계산 속도의 증가를 나타낸다. 실험 결과에서는 제안하는 방법에 의하여 얻은 optical flow를 보여주며 예측도의 증가를 보여준다.

• The Journal of the Acoustical Society of Korea
• /
• v.17 no.8
• /
• pp.3-11
• /
• 1998

본 논문에서는 고품질의 얼굴 동영상과 운율이 첨가된 음성을 통합하여 자연스런 가상얼굴을 실시간으로 합성하는 방법을 제안한다. 이 방법에서는 한글 텍스트를 입력하여, 텍스트에 따라 입모양과 음성을 합성하고, 얼굴 동영상과 음성의 동기를 맞추고 있다. 먼저, 텍스트를 음운 변화한 후, 문장을 분석하고 자모음사이의 지속시간을 부여한다. 자모음과 지 속시간에 따라 입모양을 변화시켜 얼굴 동영상을 생성하고 있다. 이때, 텍스트에 부합한 입 모양 변화뿐만 아니라, 두부의 3차원 동작과 다양한 표정변화를 통하여 자연스런 가상얼굴 을 실시간으로 합성하고 있다. 한편, 음성합성에서는 문장분석 결과에 따라 강세구와 억양구 를 정하고 있다. 강세구와 억양구를 이용하여 생성된 운율모델이 고품질의 음성합성에 필요 한 지속시간, 억양 및 휴지기를 제어한다. 합성단위는 무제한 어휘가 가능한 반음절과 triphone(VCV)의 조합이며, 합성방식은 TD-PSOLA를 사용한다.

• Journal of Advanced Navigation Technology
• /
• v.15 no.2
• /
• pp.298-306
• /
• 2011

In this paper, the RUNCODE encoder hardware IP was designed and implemented for symbol ID code length encoding, which is one of major modules of JBIG2 encoder for FAX. ImpulseC Codeveloper and Xilinx ISE/EDK program are used for the hardware generation and synthesis of VHDL code. The synthesized hardware was downloaded to Virtex-4 FX60 FPGA on ML410 development board. The synthesized hardware utilizes 13% of total slice of FPGA. Using Active-HDL tool, the hardware was verified showing normal operation. Compared with the software operating using Microblaze cpu on ML410 board, the synthesized hardware was better in operation time. The improvement ratio of operation time between the synthesized hardware and software showed about 40 times faster than software only operation. The synthesized H/W and S/W module cooperated to succeed in compressing the CCITT standard document.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.12 s.91
• /
• pp.1161-1167
• /
• 2004

The conventional PLL(phase locked loop) frequency synthesizer takes a long switching time because of the inherent closed-loop structure. The digital hybrid PLL(DH-PLL) which includes the open-loop structure into the conventional PLL synthesizer has been studied to overcome this demerit. It operates in high speed, but the hardware complexity and power consumption are the serious problem because the DLT(digital look-up table) is usually implemented by the ROM which contains the transfer characteristic of VCO(voltage controlled oscillator). This paper proposes a new DH-PLL using a very simple DLT-replacement digital logic instead of the complex ROM-type DLT. Also, a timing synchronization circuit for the very small over-shoot and shorter settling time is designed for the ultra fast switching speed at every frequency synthesis. The hardware complexity gets decreased to about $28\%,$ as compared with the conventional DH-PLL. The high speed switching characteristic of the frequency synthesis process can be verified by the computer simulation and the circuit implementation.