• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.157-158
• /
• 2014

본 논문에서는 분할 링 공진기(SRR; split-ring resonator)를 이용한 소형 코플래너 도파관(CPW; coplanar waveguide)급전 슬롯 안테나에 대한 설계 방법을 연구하였다. 제안된 슬롯 안테나는 슬롯의 길이를 줄이기 위해 사각형 모양의 SRR 도체가 슬롯 내에 장하되었다. SRR 도체와 슬롯 사이의 간격, SRR 도체의 폭의 변화에 따른 입력 반사계수 특성을 분석하여 최적의 설계 변수를 도출하였다. 2.45 GHz 대역에서 최적화된 소형 슬롯 안테나를 FR4 기판 상에 $36mm{\times}30mm$ 크기로 제작하였다. 제안된 소형 안테나는 기존의 사각형 슬롯 안테나에 비해 안테나의 길이를 14.3%로 줄여 소형화하였다. 실험 결과, 전압 정재파비(VSWR; voltage standing wave) < 2인 대역이 2.4-2.49 GHz으로 2.45 GHz 대역에서 동작하는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제23권11호
• /
• pp.1377-1383
• /
• 2019

영상 품질 개선을 위해 사용되는 히스토그램 평활화 알고리즘은 하드웨어 회로로 구현되면 소프트웨어로 구현된 경우보다 작업 속도 면에서 성능이 훨씬 뛰어나다. FPGA를 이용한 히스토그램 평활화 회로 구현에 대부분의 최신 FPGA에 포함된 곱셈기 회로와 상당량의 SRAM을 이용하고, 파이프라인을 적용하면 히스토그램 평활화 회로의 전체적인 동작 성능을 높일 수 있다. 본 논문은 이와 같은 방법을 적용하여 8비트 심도를 갖는 흑백 영상에 대해 히스토그램 평활화 작업을 고속으로 수행 가능한 FPGA 구현 방법을 제안한다. 제안된 회로는 FIFO를 이용하여 한 개의 영상에 대한 평활화가 진행되는 동안 다음 영상에 대한 히스토그램 계산을 수행할 수 있다. FIFO를 이용한 일부 작업의 시간적 중첩과 내장된 곱셈기 회로 그리고 파이프라인 적용 효과로 회로의 전체적인 성능은 대략 매 클럭마다 한 개의 화소에 대해 히스토그램 평활화를 수행할 수 있다. 그리고 영상을 분할하여 히스토그램 평활화 작업의 일부를 병렬 처리하면 그 성능을 속도 면에서 거의 두 배로 향상할 수 있다.

• 정보처리학회논문지A
• /
• 제11A권1호
• /
• pp.49-56
• /
• 2004

반도체 미세 공정의 개발과 더불어, 높아진 집적도 및 동작 클럭의 고속화로 단일 프로세서 시스템 성능은 지속적으로 개선되고 있다. 이 결과 기가헬즈 이상의 클럭 속도를 가지는 개인용 컴퓨터가 보편적인 데스크 탑 시스템으로 자리잡게 되었으며, 불과 수년 전의 고가 대형 시스템은 점차 이러한 작은 시스템들을 상호 연결망으로 연결한 형태로 급속히 대체되어가고 있다. 이러한 구조의 클러스터 컴퓨터는 높은 확장성과 고성능을 얻을 수 있으므로, 점차 그 영역을 확대해나가고 있으나, 상호 연결망의 대역폭 및 지연에 따라 성능 제한 요소는 여전히 존재하고 있으며, 이러한 이유로 SCI, Myrinet, Gigabit Ethernet 등 고속의 상호 연결망이 클러스터 시스템의 연결 구조로 사용되고 있다. 프로세서 속도의 개발과 더불어 상호 연결망의 속도 또한 개선되어 왔는데, 상호 연결망은 그 대역폭을 늘리는 것과, 상호 연결망을 이용한 경우의 통신 시간지연의 축소로 볼 수 있다. 대역폭의 확장 및 지연시간의 단축은 상호 연결망의 고속화를 통하여 이루어질 수 있으나, 작은 면적에 집적되어 있는 프로세서와는 달리, 보다 넓은 면적에 펼쳐져 있는 상호 연결망의 동작 속도는, 물리적 거리에 의한 지연으로 인하여 개선의 난이도가 높으며, 따라서 클러스터 시스템의 확장 규모는 상호 연결망의 병목 현상에 의하여 제한된다고 할 수 있다. 이러한 이유로 보다 높은 대역폭의 상호 연결망을 구현하려는 노력은 복수개의 연결 구조를 이용한 형태로 개선되어 왔으며, 고속으로 동작하는 SCI 점 대 점 연결구조론 이용한 다중연결 형태의 시스템이 활발히 연구되어 왔다. 본 논문은 이러한 이중 점 대 점 연결 구조 시스템의 성능 제한 요소인 접근 시간 및 효율을 개선하기 위하여, 두개 중 하나의 점 대 점 연결을 링 형태로, 나머지 하나는 링을 몇 개의 노드의 묶음으로 분할하여 연결하는 구성을 제시하였으며, 방송 및 일 대 일 전송에 적합한, 간단하고 효율적인 경로 설정 방법과 적절한 묶음의 수를 제시하였다. 본 논문에 제시한 구조의 시스템의 성능 측정의 비교 대상으로, 최신 시스템에 채용되어 있는 반대방향 이중 링 구조를 비교 대상으로 하였으며, 반대방향 이중 연결 구조에 비하여 단 논문에 제시한 상호연결망 구성 및 트랜잭션 경로 설정 방법이 상대적으로 우수함을 시뮬레이션을 통하여 검증하였다. 실험 결과, 본 논문에서 제안한 상호연결망 구조 및 트랜잭션 경고 설정 방법을 이용한 경우, 반대방향 이중 링 구조의 시스템 구조에 비하여 단위 트랜잭션의 처리 시간이 1.05∼l.11배 향상되었으며, 시스템의 성능은 1.42∼2.1배 향상되었다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.110-120
• /
• 2016

인체 삽입형 뇌 신경자극기는 소비전력에 있어서 효율적인 구조로 설계되어야 한다. 이들 자극신호는 파형이 단순하고, MCU(micro controller unit)의 대기시간은 실행시간보다 훨씬 긴 특성을 가짐에도 불구하고, 이러한 특성을 고려한 저전력 설계가 되어 있지 않다. 본 논문에서는 자극신호 특성에 기반하는 저전력 알고리즘을 제안한다. 또한 뇌 신경자극기 S/W, NMS(neuro modulation simulation)의 설계 및 구현 결과도 제시한다. 저전력 알고리즘 구현을 위해, 기존 뇌 신경자극기 프로그램의 함수별 수행(running) 시간을 분석하여, 실행(execution) 시간과 대기(waiting) 시간을 도출하였다. 그리고 AM-LPM(active mode-low power mode) 전환시간을 추정하여 저전력 알고리즘 구현에 반영하였다. 본 논문에서 제안하는 저전력 알고리즘은 자극신호의 특성을 이용하여 출력을 다수의 구간으로 분할하고, MCU를 구간별 AM 또는 LPM으로 운용한다. 제안하는 알고리즘의 검증을 위해, 외부 제어프로그램을 개발하여 알고리즘의 동작상태를 확인하였고, 오실로스코프를 이용하여 출력신호의 정확성을 확인하였다. 검증 결과, 제안하는 저전력 알고리즘을 적용할 경우, 기존 뇌 신경자극기 대비 소모전류를 76.31% 감소시킴을 확인 할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.22-30
• /
• 2009

네트워크 온 칩 (Network-on-Chip, NoC) 기술은 기존 시스템-온-칩(System-on-Chip, SoC) 설계에서 IP 블록 수 증가와 이에 수반된 상호 연결 네트워크 복잡화 및 데이터 대역폭 제한 등의 문제점을 해결하기 위한 새로운 설계 패러다임이다. 더불어 동작 주파수 증가에 따른 급격한 전력 소모 클럭 신호의 분배와 동기화 문제 역시 중요한 이슈이며, 이에 대한 대안으로 광역적으로는 비동기, 국부적으로는 동기식 (Globally Asynchronous Locally Synchronous, GALS) 인 시스템 설계 방법론이 저전력 기술과 결합되어 에너지 소모를 줄이고 모듈적인 설계를 위해서 고려되어 왔다 GALS 방식의 설계 스타일은 정밀한 시스템 수준 전력 관리를 적용하기 위해 최근 소개되고 있는 전압 주파수 구역 (Voltage-Frequency-Island, VFI) 의 개념과 매우 잘 어울린다. 본 논문에서는 VFI를 적용한 NoC 시스템에서 최적의 전압선택을 통해 에너지 소모를 최소화하는 효율적인 알고리즘을 제시한다. 최적의 코어(또는 처리 소자) 전압과 VFI를 찾기 위해 통신량을 고려한 코어 그래프 분할, 통신-경쟁 시간을 고려한 타일 매핑, 전력 변화량을 고려한 코어의 동적 전압 조절 그리고 효율적인 VFI 병합 및 VFI 동적 전압 재 조절을 포함한다. 본 논문에서 제안한 설계 방법론은 기존 연구결과 대비 평균적으로 10.3%의 에너지 효율 향상이 있다는 것을 실험 결과를 통해 보여준다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.71-76
• /
• 2008

H.264(또는 MPEG-4/AVC pt.10) 압축 표준은 고성능 영상 압축 알고리즘으로 그 적용 범위를 넓혀 가고 있다. H.264 압축 표준의 가변길이 코드(Variable Length Code)는 데이터의 통계적 중복성의 특성을 이용하여 압축을 한다. 이러한 압축된 비트 스트림은 복호기에서 연속된 비트 스트림을 잘라내는 작업과 테이블에서 비트 스트림과 비교하는 작업을 진행하는데 순수 하드웨어 구현이 까다로운 연산부이다. 본 논문에서는 HD 영상을 실시간으로 복호 가능한 가변길이 복호기 구조를 제안한다. Exp-Golomb 복호기는 연산기로 구성되어 있으며, CAVLD는 테이블과 연산기를 혼합하여 최적화된 하드웨어로 설계하였다. 비트 스트림의 분할(parsing) 작업은 배럴 쉬프터(Barrel shifter)와 1값 감지기(First 1's detector)에서 진행되며, 이 두 유닛은 Exp-Golomb 복호기와 CAVLD가 공유하는 구조로 설계하여 불필요한 하드웨어를 제거하였다. CAVLD와 재정렬(Reorder) 유닛간의 병목현상으로 가변길이 복호기 뿐만 아니라 H.264 디코더 전체의 성능 저하가 나타나는 단점을 제거하기 위해서 CAVLD와 재정렬 유닛간 FIFO와 재정렬 유닛의 최종 출력에 메모리를 두어 병목현상을 제거하였다. 제안된 가변길이 복호기는 Verilog-HDL을 이용하여 설계하고 FPGA를 통해 검증하였다. 0.18um 표준 CMOS 공정을 사용한 합성 결과는 22,604 게이트 수이며, 동작 주파수 120MHz에서 HD 영상이 복호됨을 확인하였다.

• 한국게임학회 논문지
• /
• 제12권5호
• /
• pp.79-88
• /
• 2012

본 논문에서는 키보드나 마우스를 이용하지 않고 손 포즈나 동작으로 직관적인 사용자 인터 페이스를 제공하기 위한 실시간 손 포즈 인식 방법을 제안한다. 먼저 깊이 카메라 입력영상에서 왼손과 오른손의 영역을 분할 및 잡음 보정 후 각 손 영역에 대하여 손 회전각과 손 중심점을 계산한다. 그리고 손 중심점에서 일정간격으로 원을 확장해 나가면서 손 경계 교차점의 중간 지점을 구해 손가락 관절점과 끝점을 검출한다. 마지막으로 앞서 구한 손 정보와 이전 프레임의 손 모델간의 매칭을 수행하여 손 포즈를 인식한 후 다음 프레임을 위하여 손 모델을 갱신한다. 본 방법은 연속된 프레임간의 시간 일관성을 이용하여 이전 프레임의 손 모델 정보를 통하여 은닉된 손가락의 예측이 가능하다. 양손을 사용하여 은닉된 손가락을 가진 다양한 손 포즈에 대해 실험한 결과 제안 방법은 평균 95% 이상의 정확도로 32 fps 이상의 성능을 보였다. 제안 방법은 프리젠테이션, 광고, 교육, 게임 등의 응용분야에서 비접촉식 입력 인터페이스로 사용될 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권5호
• /
• pp.199-212
• /
• 2008

대규모 무선 센서 네트워크의 설계 및 응용 개발을 위하여 소프트웨어 시뮬레이션이 널리 사용되고 있다. 그러한 시뮬레이션에서 네트워크의 동작과 실행시간 및 전력소모량을 가능한 한 정확히 예측하기 위해서는 시뮬레이션 정밀도가 높아야 한다. 그러나 정밀도가 높아질수록 시뮬레이션 시간은 길어지며, 센서노드의 수가 증가하면 그 시간이 더욱 길어진다. 본 연구에서는 대규모 무선 센서 네트워크 시뮬레이션에 걸리는 시간을 단축하기 위한 최적-동기식 병렬 이산-사건 시뮬레이션 방법을 제안한다. 이 방법에서는 네트워크로 연결된 여러 대의 컴퓨터들이 작업부하인 센서노드들을 분할하여 시뮬레이션 한다. 제안한 방법으로 구현한 시뮬레이터를 이용하여 실험한 결과에 따르면, 시뮬레이션 되는 센서노드의 수가 많은 경우에는 병렬 시뮬레이션에 참여하는 컴퓨터 수의 제곱에 접근하는 속도향상을 얻을 수 있다는 것을 확인하였다. 이 경우에 시뮬레이션 되는 센서노드의 수가 많아질수록 전체 시뮬레이션 시간에서 차지하는 병렬 시뮬레이션 오버헤드의 비율은 무시할 수 있을 정도로 작아지기 때문에, 컴퓨터의 수가 충분하다면 시뮬레이션 할 수 있는 센서노드의 수에는 한계가 없게 된다. 또한 LAN에 연결된 PC들을 그대로 사용하기 때문에, 병렬 시뮬레이션 환경을 저렴한 비용으로 쉽게 구축할 수 있다는 장점이 있다.

• 정보처리학회논문지A
• /
• 제18A권3호
• /
• pp.99-108
• /
• 2011

프로세서 기술은 공정비용의 증가와 전력 소모 때문에 단순 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 병렬 프로세싱 기술 발전이 이루어지고 있다. 본 논문에서는 멀티미디어에 내재한 무수한 데이터를 효과적으로 처리할 수 있는 SIMD(Single Instruction Multiple Data) 기반 병렬 프로세서를 소개하고, 또한 이러한 SIMD 기반 병렬 프로세서 아키텍처에서 이미지/비디오 픽셀을 효율적으로 처리 가능한 픽셀 서브워드 병렬처리 명령어를 제안한다. 제안하는 픽셀 서브워드 병렬처리 명령어는 48비트 데이터패스 아키텍처에서 4개의 12비트로 분할된 레지스터에 4개의 8비트 픽셀을 저장하고 동시에 처리함으로써 기존의 멀티미디어 전용 명령어에서 발생하는 오버플로우 및 이를 해결하기 위해 사용되는 패킹/언팽킹 수행의 상당한 오버헤드를 줄일 수 있다. 동일한 SIMD 기반 병렬 프로세서 아키텍처에서 모의 실험한 결과, 제안한 픽셀 서브워드 병렬처리 명령어는 baseline 프로그램보다 2.3배의 성능 향상을 보인 반면, 인텔사의 대표적인 멀티미디어 전용 명령어인 MMX 타입 명령어는 baseline 프로그램보다 단지 1.4배의 성능 향상을 보였다. 또한, 제안한 명령어는 baseline 프로그램보다 2.5배의 에너지 효율 향상을 보인 반면, MMX 타입 명령어는 baseline 프로그램보다 단지 1.8배의 에너지 효율 향상을 보였다.

• 한국광학회지
• /
• 제13권2호
• /
• pp.146-150
• /
• 2002

본 연구에서는 광통신 시스템에 응용할 수 있는 장파장용 광 싸이리스터(optcal thyristor)를 제안하고, 소자를 제작하여 그 특성을 측정 분석하였다. 발광과 수광의 기능을 수행하는 광 싸이리스터는 광 네트워크 구성의 핵심 소자로서 충분한 스위칭 전압이 요구되는데, 단일 광 싸이리스터에서 충분한 스위칭 전압 4.03(V)와 홀딩 전압(holding voltage) 1.77(V)를 얻었다. 또한 입력 전류에 따른 수광에 필요한 충분한 광량을 얻을 수 있었고, 입사 광에 따른 비선형 I-V특성의 변화량을 확인 할 수 있었다. 실험적으로 얻어진 장파장용 DOT의 비선형적 특성은 일정한 진폭을 유지 시켜주는 광 하드 리미터(optical hard-limiter), ATM패킷 헤더 프로세싱을 위한 광 ATM 패킷 스위cld, 파장 분할 다중화(WDM) 광전송 시스템에서 파장 라우팅을 위한 파장 변환기 등의 많은 광통신 용용 분야에 적용할 수 있다.