• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.61-62
• /
• 2015

본 논문에서는 단상 UPS 모듈을 직렬로 연결 시 모듈간의 위상을 동기화하는 제어 알고리즘을 제안한다. 단상 직렬 모듈 UPS 시스템을 구성할 때, 각 모듈의 위상이 동기화 되어 있지 않는다면 직렬 연결된 출력단을 통해 부하에 불안정한 전력을 공급하게 된다. 따라서 직렬 구성으로 각 모듈의 출력전압 위상을 동기화하여 안정적인 출력전압 제어가 필요하다. 기존에는 CAN통신을 이용했지만 본 논문에서는, Master, Slave 모듈의 PLL 기법을 이용한 순차적인 제어를 통해 위상을 동기화시킬 수 있는 제어 알고리즘을 제안한다. 제안하는 제어 알고리즘은 시뮬레이션을 통해 타당성을 검증하였다.

• Electronics and Telecommunications Trends
• /
• v.24 no.6
• /
• pp.110-120
• /
• 2009

비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06c
• /
• pp.217-219
• /
• 2006

일반적으로 수십 개에서 많게는 수백 수천 개의 센서노드로 구성된 센서네트워크 환경에서 각 노드들은 제한된 저장 공간과 효율적인 에너지자원소비 등의 제약사항을 가지고 있다. 따라서 센서노드에서 응용모듈에 대한 형상관리를 수행하기에는 어려움이 있다. 본 논문은 한국전자통신연구원(ETRI)에서 개발된 나노큐플러스 운영체제(Nano-Qplus OS)기반의 센서네트워크 환경에서 각 노드들의 저장 공간이나 에너지 자원 등의 여러 제약조건을 고려한 버전동기화 도구를 제안한다. 이것은 윈도우즈 기반의 eclipse개발환경과 버전관리도구인 CVSNT와 연동하여 각 응용모듈의 버전을 관리하고, 이를 이용하여 본 논문에서 소개하는 센서노드와 버전정보 저장소간의 버전동기화 도구인 NVSync(Nano-Qplus Version Synchronization)를 사용하여 센서노드의 응용모듈과 동기화함으로써 동적으로 노드들의 응용모듈을 재구성할 수 있게 한다.

• Journal of Korea Multimedia Society
• /
• v.10 no.3
• /
• pp.348-357
• /
• 2007

One of the major issues in recent researches on wireless sensor networks is to reduce energy consumption of sensor nodes operating with limited battery power, in order to lengthen their lifespan. Among the researches, we are interested in the schemes in which a sensor node periodically turns on and off its radio and requires information on the time when its neighbors will wake up (or turn on). Clock synchronization is essential for wakeup scheduling in such schemes. This paper proposes three methods based on the asynchronous averaging algorithm for clock synchronization in sensor nodes which periodically wake up: (1) a fast clock synchronization method during an initial network construction period, (2) a periodic clock synchronization method for saving energy consumption, and (3) a decision method for switching the operation mode of sensor nodes between the two clock synchronization methods. Through simulation, we analyze maximum clock difference and the number of messages required for clock synchronization.

• Proceedings of the KAIS Fall Conference
• /
• 2008.11a
• /
• pp.231-235
• /
• 2008

본 논문에서는 기존의 멀티미디어 스트리밍 시스템의 복잡하고 확장성이 떨어지는 문제점을 해결하기 위하여 새로운 컴포넌트를 생성하고 조합하여 작업을 동기화 할 수 있는 기법을 제안하였다. 이 기법은 복잡한 멀티미디어 처리 모듈을 단순한 선형적인 구조로 구성하여 버퍼링 모듈, 동기화 모듈, QoS 제어모듈, 비 호환 모듈간의 호환성을 보장하는 어댑터 모듈 등 효과적으로 확장 할 수 있게 설계함으로써 멀티미디어 스트리밍 시스템의 확장성과 이식성이 높아질 수 있도록 하고자 한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2001.11b
• /
• pp.15-19
• /
• 2001

본 논문에서는 데이터 방송 송출 시스템 구조와 작동 방법에 관하여 기술한다. 또한 본 시스템을 통하여 다중화되어 전송된 비동기/동기화 비스트림(Non-stream)을 분석하고 데이터 방송 단말 화면에 재생되는 결과에 대하여 서술한다. 본 논문에서는 데이터 방송 서비스를 위하여 프로그램 다중화기 모듈을 변경하지 않고, 비동기/동기화 데이터를 전송할 수 있도록 데이터 인젝터라는 모듈을 개발하였다. 이와 관련하여 데이터 방송 송출 시스템을 제어하는 다중화 관리기/프로그램 스케줄러, 부가 데이터를 MPEG-2 부호화하는 데이터 서버, PSI/PSIP/SDF 테이블을 생성하는 PSIP 서버 모듈과의 연동을 통해 비동기/동기화된 비스트림 데이터를 전송할 수 있도록 데이터 방송 송출 시스템을 구현하였다.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1998.10a
• /
• pp.623-635
• /
• 1998

이 논문에서 우리는 분산 실시간 소프트웨어 설계방법인 CODARTS/DA(Concurrent Design Approach for Real-Time Systems/Distributed Application)를 위한 타스크 행위 명세방법을 제안한다. 각 타스크는 CODARTS/DA 모듈들, 즉, 다수 클라이언트/서버 모듈(Multiple Client/Sever Module), 단일 클라이언트/서버 모듈(Single Client/Server Module), 그룹 통신모듈(Group Comm. Module), 우선 순위 모듈등과 통신을 수행하는데, 분산환경의 동기, 비동기 문제들을 제안한 방법으로 설계 명세할 수 있다. 또한 제안된 명세방법은 C언어와 비슷한 문법구조를 제공하므로 쉽게 문서들이 구조적 프로그램으로 변환될 수있다.

• Journal of the Korea Convergence Society
• /
• v.9 no.5
• /
• pp.257-267
• /
• 2018

The purpose of this study was to evaluate the effects of an ESP module program which combines Keller's ARCS model for the $1^{st}$ grade nursing students. Students' learning motivation and academic achievement were compared between an intervention group and a control group and their perception and subjective effects on the module program were identified. Quantitative data showed that the overall level of learning motivation in the intervention group was significantly higher than that in the control group (t=2.391, p=.019). No significant difference was found on the level of academic achievement between two groups (t=0.116, p=.098). Contents analysis on the qualitative data showed that ESP module program was interesting, effective, helpful for understanding clinical settings, and giving confidence and satisfaction. According to the result, it is assumed that the ESP module program which combines ARCS model can be effective in motivating the $1^{st}$ grade nursing students to learn nursing contents and English.

• The Journal of Korean Association of Computer Education
• /
• v.22 no.1
• /
• pp.79-86
• /
• 2019

This study examines the impact of modular robot programming education on middle school informatics curriculum learning motivation. For this purpose, the experiment was conducted with a experimental group of 25 people and a control group of 25 people, and modular robot programming education and learning motivation test were used as research tools. As a result of processing the results of the learning motivation test paper with the independent sample t-test and the paired t-test, the experimental group had 9.36 points higher learning motivation than the control group and 15.44 points higher than the pre-test. In particular, it significantly affected the improvement of all the sub-components of the learning motivation, and among them, it greatly affected the enhancement of attention, relevance and satisfaction. In conclusion, it can be seen that modular robot programming education has a positive effect on improving students' motivation to learn the informatics curriculum.

• Journal of the Institute of Convergence Signal Processing
• /
• v.5 no.3
• /
• pp.230-235
• /
• 2004

This paper describes FPGA implementation of a pointer interpreter which can support a synchronization of SDH(or SONET)-based transmission network. The pointer interpreter consists of a pointer-word extractor and a pointer-word interpreter The pointer-word extractor which is composed of mod-6480 counter, shift register and pointer synchronizing block, finds out the H1 and H2 pointer word from a 51.84 Mb/s AU-3/STS-1 data frame and then performs the synchronizing with a 6.48 Mb/s by dividing them in 8. Based on the extracted pointer word, pointer-word interpreter analyzes pointer states such LOP, AIS and NORM according to pointer state-transition algorithm. It consists of a majority vote, a pointer word valid/invalid check, a pointer justification, and a pointer state check. The simulation results of Xilinx Virtex XCV200PQ240 FPGA chip shows the exact pointer word extraction and correct decision of pointer status based on extracted pointer word. The proposed pointer interpreter is suitable for pointer interpretation of 155 Mb/s STM-1/STS-3 frame.