• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.05a
• /
• pp.111-112
• /
• 2017

최근 중소 테마파크들은 방문객의 감소로 인한 운영의 어려움을 겪고 있다. 새로운 어트랙션의 도입 및 테마파크의 리뉴얼을 통해 방문객 증가를 유도하기에는 천문학적인 비용이 소요된다. 이런 비용 소모는 운영 업체의 입장에서 부담하기 쉽지 않은 구조로 새로운 방법으로 방문객의 재방문률을 높일 수 있는 방안이 필요하다. 대표적인 방안으로 최근 높은 관심으로 인해 관련 기술 및 연구가 활발히 진행되고 있는 VR 시스템의 어트랙션 적용이 있다. 많은 움직임이 없고 안정적인 속도로 운영되는 어트랙션에 VR의 콘텐츠를 적용하여 사용자의 탑승률을 높이고 이로 인해 재방문률 또한 증가 시킬 수 있을 것으로 사료되어 많은 접근이 시도되고 있다. 이 논문에서는 어트랙션의 탑승자에게 몰입감 높은 VR 콘텐츠 제공을 위해 탑승한 어트랙션의 움직임과 VR영상을 동기화 하는 매칭 모듈에 대해 제안한다. 제안하는 모듈은 가속도 센서의 움직임에 따라 1차 적분하여 속도를 산출하고 이를 2차 적분하여 거리를 산출한다. 기존의 가속도 센서를 통한 이동거리 판단에는 칼만 필터를 적용한 오차 보정, 다분화 사다리꼴 적분 등의 연산이 필요하지만 본 논문의 고정 어트랙션에서는 탑승체의 방향이 결정되어 있어 최소화된 연산으로 정확한 이동거리를 판단할 수 있을 것으로 사료된다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.6 no.4
• /
• pp.206-211
• /
• 2005

We describe the design for a correlator and an access code generator in bluetooth system. These are used for a connection setting, a packet decision and a clock synchronization between Bluetooth units. The correlator consists of two blocks; carry save adder based on Wallace tree and threshold-value decision block. It determines on an useful packet and clock-synchronization for input signal of 1.0Mbps through the sliding-window correlating. The access-code generator also consists of two blocks; BCH(Bose-Chadhuri-Hocquenghem) cyclic encoder and control block. It generates the access-codes according to four steps' generation process based on Bluetooth standard. In order to solve synchronization problem, we make use of any memory as a pseudo random sequence. The proposed correlator and access-code generator were coded with VHDL. An FPGA Implementation of these modules and the simulation results are proved by Xilinx chip. The critical delay and correlative margin based on synthesis show the 4.689ns and the allowable correlation-error up to 7-bit.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11c
• /
• pp.1697-1700
• /
• 2002

이질적인 정보 저장소를 통합하여 질의하고 검색하는 시스템들에 대한 연구가 최근 들어 XML을 기반으로 활발히 연구되고 있다. 본 논문에서는 XML 에 기반한 DB 통합 미들웨어로서 DataBlender 시스템을 소개하고 이 시스템의 한 블록으로서 무선 환경을 지원하기 위해 개발된 DataBlender.s 의 설계 및 구현에 관해 기술한다. DataBlender.s 는 동기화의 표준 언어인 SyncML 1.0을 기반으로 개발되었으며 본 논문에서는 DataBlender.s 의 모듈 구조, 타 모듈과의 연동, 동기화 처리 과정, 동기화 정보 관리 등을 기술한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.12-15
• /
• 2016

데이터베이스 시스템의 트랜잭션 로깅이나 파일 시스템의 저널링에서 데이터 저장시 입출력 동기화(Synchronous I/O)는 올바른 프로르램 동작에 필수적이다. 하지만 입출력 동기화로 인한 프로그램의 지연 혹은 기다림은 응용 프로그램 성능의 저하를 가져온다. 본 논문에서는 차세대 저장장치인 비휘발성 메모리를 사용하여 지속성을 보장하며 쓰기 연산의 응답성을 개선하는 사용자 수준의 스토리지 모듈을 제안하고 기존의 동기화된 쓰기 연산과 성능을 비교하였다. 특히 멀티코어 환경에서 동시에 들어오는 여러 입출력 쓰기 연산 요청에 대하여 효율적으로 처리하였다.

• Proceedings of the KIEE Conference
• /
• 2003.07d
• /
• pp.2155-2157
• /
• 2003

본 논문에서는 동일동기화(Identical Synchronization)파 일반동기화(General Synchronization)를 이용한 하이퍼카오스 시스템을 구성하고 검증하였다. 단일 카오스 모듈을 이용한 통신은 많은 보안의 취약점을 가진 것으로 알려져 있다. 이에 이런 취약점을 보안하기 위해 여러 방법들이 도입되었다. 본 논문은 두 개의 2-double scroll Chua 회로와 두 개의 2-double scroll Chua 오실레이터를 이용하여 하이퍼카오스 회로의 송수신단을 구성하고 동기화 방법을 제안하였다.

• Electronics and Telecommunications Trends
• /
• v.24 no.6
• /
• pp.110-120
• /
• 2009

비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.47 no.4
• /
• pp.21-29
• /
• 2010

In this study, we aimed to develope the physio-module for echocardiography. This physio-module includes multi-functions such as ECG, respiration, PCG, heart sound, and this is used to diagnose a cardiac disease in using ultrasound images synchronized with biosignals of physio-module. In this paper, the developed physio-module was verified by applying various test patterns considering each biosignal's characteristics and we could get the performance of QRS trigger delay time within international standard, EC-13 criteria. And ECG's change in physio-module and blood flow in M-mode was synchronized.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.239-241
• /
• 2020

MSIS(Modular Scalable Inverter System)에서 모터 구동 시 발생하는 고주파 성분의 순환 전류는 구동 시스템의 효율 및 신뢰성을 저하시키기 때문에, 이를 저감하기 위한 PWM(Pulse Width Modulation) 동기화 기법의 구현이 필수적으로 요구 된다. 본 논문은 MSIS에서 PWM 동기화 기법을 적용하기 위한 모터 구동 인버터용 제어보드의 설계에 관한 것이다. 제어보드 간 PWM 동기화 기법을 적용하기 위해 DSP(Digital Signal Processor)의 EPWMSYNC를 활용하였다. EPWMSYNC은 서로 다른 DSP간 PWM의 위상을 동기화하는 기능으로 DSP의 EPWMSYNCO과 EPWMSYNCI를 사용한다. 설계한 제어보드는 EPWMSYNC 신호를 광케이블을 통해 다른 제어보드로 연결할 수 있도록 설계하여, 제어보드 간의 절연과 잡음의 영향을 최소화했다. 본 논문에서 설계한 제어보드의 EPWMSYNC를 시험하였으며, 600W급 IPMSM(Interior Permanent Magnet Synchronous Motor)을 부하로 사용하는 시스템에서 설계된 제어보드의 유효성을 검증하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.7
• /
• pp.1435-1440
• /
• 2017

Recently, VR and AR are emerging as an area of interest in ICT. In virtual reality to feel like a real, many people are looking for them because of its charm. However, the motion of the VR image and the moving object are not synchronized exactly, and a problem of feeling nausea is also occurring. The problem should be solved by the application of Attraction in the VR system. In this paper, we propose a module that minimizes delay time by synchronizing movement of VR image and moving object. The proposed module calculates the moving distance using the direction and the acceleration sensor that the user views through the VR device. The module proposed in this paper will pay attention to the fact that the movement of the attraction moves along a fixed path, so that the accurate travel distance can be calculated.

• Journal of KIISE:Computer Systems and Theory
• /
• v.27 no.5
• /
• pp.485-495
• /
• 2000

The parallel computer system that uses parallel program on the application such as a large scale business or complex operation is required. One of crucial operation of parallel computer system is synchronization. A representative method of synchronization is barrier synchronization. A barrier forces all process to wait until all the process reach the barrier and then releases all of the processes. There are software schemes, hardware scheme, or combinations of these mechanism to achieve barrier synchronization which tends to use hardware scheme. Besides, barrier synchronization lets parallel computer system fast because it has fewer start-up overhead. In this paper, we propose a new switch module that can implement fast and fault-tolerant barrier synchronization in hardware scheme. A proposed barrier synchronization is operated not in full-switch-driven method but in processor-driven method. An effective barrier synchronization is executed with inexpensive hardware supports. Therefore, a new proposed hardware barrier synchronization is designed that it is operated in arbitrary network topology. In this paper, we only show comparison of barrier synchronization on Multistage Interconnection Network. This research results in 24.6-24.8% reduced average delay. Through this result, we can expect lower average delay in irregular network.