• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.858-860
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑농도에 대한 드레인 유도 장벽 감소 현상에 대하여 분석하고자한다. 드레인 유도 장벽 감소 현상은 드레인 전압에 의하여 소스 측 전위장벽이 낮아지는 효과로서 중요한 단채널 효과이다. 이를 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였으며 전위분포에 영향을 미치는 채널도핑 농도뿐만이 아니라 상하단 산화막 두께, 하단 게이트 전압 등에 대하여 드레인 유도 장벽 감소 현상을 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 채널도핑 농도에 따라 큰 변화를 나타냈다. 단채널 효과 때문에 채널길이가 짧아지면 도핑농도에 따른 영향이 증가하였다. 도핑농도에 대한 드레인유도장벽감소 현상의 변화는 상하단 산화막 두께에 따라 큰 변화를 보였으며 산화막 두께가 증가할수록 도핑농도에 따른 변화가 증가하는 것을 알 수 있었다. 또한 하단게이트 전압은 그 크기에 따라 도핑농도의 영향이 변화하고 있다는 것을 알 수 있었다.

• 한국진공학회지
• /
• 제4권1호
• /
• pp.18-25
• /
• 1995

건식, 습식, 건식/습식 산화분위기로 성장한 게이트 산화막 위에 AI, 인 도핑된 다결정시리콘, 비정질 실리콘/인 도핑된 다결정 실리콘을 증착하여 제작한 금속-산화물-반도체(metal-oxide-semiconductor:MOS)의 전기적 특성을 순간 절연파괴(TZDB), 정전용량-전압(C-V)과 경시절연파괴(TDDB)로 평가하였다. AI 게이트에서 습식산화막과 건식산화막의 평균 파괴전계는 각각 9.0MV/cm, 7.7MV/cm이였고, 습식산화막의 평균 파괴전계가 8.4MV/cm 이였으며, AI 게이트보다 0.6MV/cm 정도 낮았다. 이것은 다결정 실리콘/습식산화막 계면에서 인(phosphorus) 확산으로 다결정 실리콘의 grain 성장과 산화막의 migration에 의한 roughness 증가에 기인한다. 그러나 다결정 실리콘/건식산화막 계면에서 roughness 증가는 없었다. 다결정 실리콘 게이트에서는 건식/습식 산화막이 건식산화막과 습식산화막보다 평균 파괴전계와 절연파괴전하(QBD)가 높았다. 또한 다결정/비정질 실리콘 게이트에서는 습식산화막의 평균 파괴전계가 8.8MV/cm이였으며, 다결정 실리콘 게이트에서보다 0.4MV/cm 정도 높았다. 다결정/비정질 실리콘 구조는 앞으로 VLSI 적용에 있어서 게이트 전극으로 매우 유용할 것이다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 추계학술대회 초록집
• /
• pp.45.2-45.2
• /
• 2010

태양전지에서 사용되는 도핑 방법으로는 고온 확산 공정, 레이저 도핑 기술이 주로 사용되고 있으며 이러한 도핑기술은 태양전지 생산가격을 낮추고 변환효율을 향상시키는 핵심 기술로서 활발히 연구되고 있다. 본 연구에서는 화학 기상 증착으로 불순물이 포함된 산화막 형성 후 고온 열처리 공정을 통하여 Si 내부의 불순물 공급을 평가하였다. 특히, 화학 기상 증착 방법으로 제조한 불순물 산화막의 불순물 농도를 반응 가스의 유량을 조절하여 Si 표면에서의 농도차를 조절할 수 있고 이를 이용하여 불순물을 Si 내부로 확산시킨다. 반응 가스의 유량과 열처리 온도를 통하여 $20{\sim}100{\Omega}/\Box$의 면저항 영역을 구현하였으며 이를 태양전지에 적용할 수 있음을 확인하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 추계학술대회 초록집
• /
• pp.57.2-57.2
• /
• 2010

투명전도 산화막(Transparent conducing oxide: TCO)은 태양 전지, 터치패널, 가스 센서 등 여러 분야에 적용할 수 있는 물질로서 전기 전도성과 광 투과성을 동시에 가진다. 높은 전기 전도성과 광 투과성을 가지는 Sb:$In_2O_3$(ITO)는 투명전도 산화막 재료로써 가장 일반적으로 사용되고 있으나 인듐의 매장량 한계로 인해 가격이 높다는 단점이 있다. 본 연구에서는 ITO 대체 TCO 물질인 Al doped ZnO(AZO)를 rf magnetron sputter를 이용하여 최적의 수소 도핑량을 찾아 ITO의 전기적 광학적 성질과 비교하였다. AZO 박막은(ZnO:Al2O3 2wt.%)타겟을 이용하여 heater 온도 250도에서 슬라이드 글래스 및 코닝 글래스에 증착시켰고 비교군인 ITO박막은 (In2O3:$SnO_2$ 10wt.%)타겟을 이용하여 수소 도핑 없이 350도로 증착시켰다. AZO 및 ITO 박막의 전기적 특성은 hall measurement를 이용하여 측정하였고, UV-VIS spectrophotometer로 광학적 특성을 측정하였다. 수소 도핑량이 증가함에 따라 AZO 박막의 캐리어 농도가 증가하여 전기적 특성이 향상되었고, 가시광 영역에서 높은 평균 투과도를 유지 하였다. AZO 박막과 ITO 박막의 전기적 및 광학적 특성을 비교한 결과, 최적 수소 도핑량을 가진 AZO 박막은 ITO 박막에 준하는 특성을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.129-129
• /
• 2011

냉음극 변압기 전원 소스를 이용하여 저진공에서 플라즈마를 발생시키는 시스템을 개발하였다. 또한 이 장치를 이용하여 도핑된 산화막 증착 기술을 연구하였다. 이 때 도핑 전구체는 액체 소스였으며 이를 기화시켜 사용하였다. 특히 p 타입이 도핑된 이산화규소 박막 증착을 상온에서 실시하였다. 공정 압력은 400~1,000 mT였으며, 전압은 약 1,100~2,100 V 범위에서 조절하였다. 증착된 박막은 박막 두께와 홀 측정을 실시하였다. 홀 측정을 위한 인듐 금속 접합을 400 C에서 실시하였다. 결과를 요약하면, 플라즈마 공정 압력이 400에서 1,000 mTorr로 증가함에 따라 박막 증착 속도는 약 240~440 ${\AA}$/min이었다. 또한 증착된 p-SiO2의 벌크 농도는 같은 압력 증가에 따라 약 $1.2{\times}10^{19}$에서 $6.5{\times}10^{18}/cm^3$으로 절반 정도 감소하였다. 그에 따라 도핑된 산화막의 비저항은 $~1.4{\times}10^{-3}$에서 $2.5{\times}10^{-3}{\Omega}{\cdot}cm$로 증가하였다. 홀 이동도는 약 380~400 $cm^2/V{\cdot}s$를 유지하였다. 또한 전압이 1,100 에서 2,100 V로 증가함에 따라 산화막의 증착 속도는 약 330에서 410 ${\AA}$/min으로 증가하였다. 그러나 전압이 증가해도 벌크 농도는 약 8,9~$6.6{\times}10^{18}/cm^3$의 범위였다. 보다 자세한 결과는 발표를 통해 설명할 것이다.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.805-810
• /
• 2016

본 논문에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑농도에 대한 드레인 유도 장벽 감소 현상에 대하여 분석하고자한다. 드레인 유도 장벽 감소 현상은 드레인 전압에 의하여 소스 측 전위장벽이 낮아지는 효과로서 중요한 단채널 효과이다. 이를 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였으며 전위분포에 영향을 미치는 채널도핑 농도뿐만이 아니라 상하단 산화막 두께, 하단 게이트 전압 등에 대하여 드레인 유도 장벽 감소 현상을 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 채널도핑 농도에 따라 큰 변화를 나타냈다. 채널길이가 25 nm 이하로 감소하면 드레인 유도 장벽 감소 현상은 급격히 상승하며 채널도핑농도에도 영향을 받는 것으로 나타났다. 산화막 두께가 증가할수록 도핑농도에 따른 드레인유도장벽감소 현상의 변화가 증가하는 것을 알 수 있었다. 채널도핑 농도에 관계없이 일정한 DIBL을 유지하기 위하여 상단과 하단의 게이트 산화막 두께가 반비례하는 것을 알 수 있었다. 또한 하단게이트 전압은 그 크기에 따라 도핑농도의 영향이 변화하고 있다는 것을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.863-865
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑농도분포에 대한 드레인유도장벽감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자한다. DIBL은 드레인 전압에 의하여 소스 측 전위장벽이 낮아지는 효과로서 중요한 단채널 효과이다. 이를 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였으며 전위분포에 영향을 미치는 채널도핑농도의 분포함수변화에 대하여 DIBL을 관찰하였다. 채널길이, 채널두께, 상하단 게이트 산화막 두께, 하단 게이트 전압 등을 파라미터로 하여 DIBL을 관찰하였다. 결과적으로 DIBL은 채널도핑농도분포함수의 변수인 이온주입범위 및 분포편차에 변화를 나타냈다. 특히 두 변수에 대한 DIBL의 변화는 최대채널도핑농도가 $10^{18}/cm^3$ 정도로 고도핑 되었을 경우 더욱 현저히 나타나고 있었다. 채널길이가 감소할수록 그리고 채널두께가 증가할수록 DIBL은 증가하였으며 하단 게이트 전압과 상하단 게이트 산화막 두께가 증가할수록 DIBL은 증가하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.103-103
• /
• 2010

최근 산화물 반도체 기반의 박막 트랜지스터에 대한 연구가 활발히 진행되고 있으며 이는 공간 점유와 시각적 제약을 해소하려는 시장의 요구에 의해 주도되고 있다. 특히, 2004년 Hosono 그룹에서 비정질 InGaZnO (IGZO) 박막을 이용한 TFT소자 제작을 발표하고 우수한 특성을 확인한 후 산화물 TFT 소자기술에 대한 전 세계적인 연구개발의 계기가 마련되었다. 그러나 다성분계 화합물로 이루어진 산화물 반도체의 경우 복잡한 성분 조합과 조절이 어렵고, 장비의 제약으로 인해 상업화에 어려움을 겪고 있다. 따라서 이성분계 물질인 산화아연의 경우 아직까지 상업화 이점이 남아있으며, 우수한 전기적 성질과 광학적 장점이 있기에 그 가능성은 더욱 커지고 있다. 그럼에도 불구하고 산화아연계 박막 트랜지스터의 경우 바이어스에 의해 동작전압이 이동하는 DC신뢰성의 문제점이 남아 있고, 이를 해결하기 위해 안정적인 절연막 또는 보호막을 도입하려는 연구가 많이 시도되고 있다. 본 연구에서는 산화아연기반의 박막 트랜지스터에 Hf이온을 도핑하여 DC 신뢰성을 향상시키는 연구를 진행하였다. Bottom gate 형식의 HfZnO TFT를 제작하였고 전이 특성을 살펴본 결과 Hf의 함량이 늘어날수록 이동도는 감소하는 경향이 나타났다. 또한 Hf의 미량 도핑에도 불구하고 산소결핍에 의한 결함 생성을 억제하여 DC신뢰성이 상당히 향상되었으며, 이는 특히 산화물 반도체와 절연막 사이의 결함을 억제하여 생긴 결과로 생각된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.108.2-108.2
• /
• 2012

디스플레이는 유리 기판이나 폴리머 기판에 진공장비를 통한 투명전극(TCO)를 증착시키고, 그 위에 발광체와 유전체를 쌓는 방식으로 공정을 진행한다. 특히 투명전극(TCO)의 경우 진공장비를 이용하여 증착을 진행하는데, 이러한 생산 공정은 고가의 생산 장비 및 재료와 공정의 복잡화에 따른 생산단가 상승등으로 인한 경쟁력 저하 문제가 야기되고 있다. 본 연구에서는 투명전극(TCO)의 주재료인 인듐 주석 산화물(ITO)를 배제하고, 아연 산화물(ZnO)에 알루미늄을 도핑한 투명전극을 습식방식으로 형성하는 기술에 관한 것이다. Sol-gel법을 이용한 용액 제조와 ZnO에 Al을 도핑하여, 후 열처리하여 유리 기판에 $1{\mu}m$두께를 갖는 투명전극 기판을 제작하였다. 각 공정에 있어서 조성변화가 투명전극 층에 미치는 영향에 대해서 조사 하였다. 이와 같은 제조 공정에는 Sol-gel 용액 제조, 박막형성에 이은 후처리로 이루어지는 단순공정이 적용되어, 기존 투명전도 산화막 공정에 대비하여 단순 공정으로 이뤄지며, 진공 설비를 배제함으로써 기존공정 대비 경쟁력을 갖게 된다.

• 한국진공학회지
• /
• 제4권3호
• /
• pp.293-300
• /
• 1995

p-doped poly-Si/SiO2/Si 기판위에 저압 화학증착법(LPCVD)으로 증착한 텅스텐 실리사이드(WS2.7)막을$ 850^{\circ}C$에서 20분 동안 N2 분위기에서 열처리한 후에 건식 분위기에서 열산화하였다. 다결정 실리콘의 인도핑(doping)레벨에 따른 텅스텐 폴리사이드(WSi2.5/poly-Si)막의 산화 성장률과 텅스텐 폴리사이드막의 산화 메카니즘에 대하여 연구하였다. 텅스텐 폴리사이드막의 산화 성장률은 다결정 실리콘의 인(p) 도핑 레벨이 증가함에 따라 증가하였다. 텅스텐 폴리사이드막의 산화는 텅스텐 실리사이드층의 과잉(excess)Si가 초기 산화과정 동안 소모된 후에 다결정 실리콘층의 Si가 소모되었다. 산화막과 산화막을 식각(etching)한 후에 텅스텐 실리사이드막의 표면 거칠기는 다결정 실리？의 인 농도가 적을수록 평탄하였다.