• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.677-677
• /
• 2013

최근 석유에너지의 고갈과 휴대용 전자기기의 사용의 증가로 고효율의 배터리의 개발이 요구되고 있다. 생체칩에서 부터 전기자동차, 에너지 저장체까지 광범위한 산업군에 걸처 배터리의 개발이 되고 있어 시장규모의 계속적인 성장이 있을 것으로 전망하고 있다. 현재 상용되고 있는 음극 재료는 카본재료(이론 용량 372 mAh/g)이다. 이 카본재료의 특징은 값이 싸고, 표준 환원전위가 낮아 비교적 높은 전압을 낼 수 있다. 그러나 낮은 에너지밀도를 갖으므로 높은 에너지를 필요로 하는 차세대 산업군인 전기자동차 등에는 적합하지 않은 것으로 평가되고 있다. 그래서 더 높은 에너지 밀도를 갖는 다른 재료들에 대한 연구들이 활발히 이루어지고 있다. 본 연구에서는 음극 재료로서 주석을 선택해서 연구를 하였다. 카본계열의 음극재료의 질량당 이론 에너지 밀도는 372 mAh/g임에 반해 주석같은 경우는 약 991 mAh/g 정도의 비교적 큰 이론용량을 갖고 있다. 하지만, 주석 등 금속, 혹은 금속 합금을 음극재료로 사용할 경우 많은 양의 리튬이 삽입/탈착되면서 약 300% 이상의 부피변화가 있게 된다. 그러한 과정에서 주석이 분쇄되어 떨어지거나 전자를 제공받는 집전체로부터 떨어지게 되고, 이 과정에서 심각한 에너지 밀도의 손실이 일어나게 된다. 이러한 문제점들을 극복하기 위해 다음과 같은 구조들을 고안하여 도금 공정을 사용하여 음극재료를 제작하여 실험을 진행하게 되었다. 도금법은 대면적을 싼 가격으로 할 수 있으며 원하는 두께 및 모폴로지까지 쉽게 조절할 수 있다. 부피팽창에 의한 스트레스를 최소화하기 위해 도금법을 사용하여 나노구조를 만들어 그에 따른 전기화학적 특성 변화를 측정하였다. 다공성 필름인 AAO 디스크의 한 면에 구리를 sputtering 공정을 사용하여 0.5 um 두께의 seed layer 구리 박막을 형성하고 형성된 구리 박막 위에 도금공정을 이용하여 두껍게 구리를 증착함으로 구리 음극 집전체를 형성한다. 그 후 AAO 구조 안에 주석을 도금하면 AAO의 구조를 따라 주석 나노와이어가 형성이 된다. 마지막으로 NaOH로 AAO를 제거해주면 직경 200 nm, 길이 2 um 정도의 주석 나노와이어를 구리 집전체위에 만들 수 있었다. 배터리의 용량을 측정한 결과 안정한 싸이클 특성과 약 400 mAh/g의 에너지 밀도를 갖는 것으로 나타났다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.142-142
• /
• 2015

아연-마그네슘 합금은 마그네슘 첨가로 인한 뛰어난 내식성과 아연의 자원 고갈에 대한 갈등을 해소할 수 있다는 장점을 가지고 있으므로 차세대 강판 도금 소재로서 주목받고 있다. 그러나 아연-마그네슘의 도금 공정은 상대적으로 높은 융점을 지닌 마그네슘 첨가로 인해 기존의 아연 도금 공정에 비해 고온에서 이루어지므로 용융 금속에 의한 도금 설비의 빠른 손상이 발생하게 된다. 따라서 이와 같이 고온 환경에서도 사용 가능한 수준의 내구성을 지닌 소재의 개발이 반드시 필요한 상황이다. 선행 연구에 의하면 Mo은 아연-마그네슘 용탕에서 우수한 내침식 특성을 보이는 것으로 확인되었지만 pure Mo의 경우 고온 산화에 취약한 단점을 가지고 있어 내구성에 한계를 보인다. 따라서 본 연구에서는 이러한 문제를 해결하기 위해 pack cementation 공정을 통해 Mo 표면에 내산화 특성이 우수한 Mo 금속간화합물($MoSi_2$, $Mo_3Si$, $Mo_5SiB_2$)을 형성시켰고 이를 대상으로 아연-마그네슘 용탕에 대한 내산화 거동을 평가하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.34-34
• /
• 2018

레이저를 통한 플라스틱 일체형 회로형성 기술은 레이저 직접 성형 (Laser Direct Structuring, LDS) 기술과 도금기술을 이용하여 기판 표면에 전도성 회로 패턴을 형성하고 소자를 집적하여 부품을 제작하는 기술이다. 종래에는 PCB 기반의 평면기판을 기반으로 하여 제작된 소자와 부품이 전자제품의 주를 이루었으나, 최근 소자의 집적화와 제품 디자인의 유연화(flexible)로 굽힘(bendable) 형태의 스마트 시계와 같은 웨어러블(wearable) 전자 제품이 출시되었으며, 레이저를 통한 플라스틱 일체형 회로형성 기술은 미래 사회의 주를 이룰 웨어러블 형태의 제품의 상용화를 가능하게 할 뿐만 아니라 회로 집적이 가능하여 제품 혁신을 주도할 기술로 주목 받고 있다. 본 연구에서는 LDS 부품의 미세 회로 구현을 위한 공정 기술 개발에 있어서 고생산성 무전해 동도금액 및 부품 실장을 위한 표면처리 기술 개발에 대한 결과를 보고한다. 미세 회로 패터닝 기술의 상용화를 위해서는 도금액의 안정성뿐만 아니라 고속 공정기술이 필요하다, 현재 국내 무전해 동 도금의 석출 속도는 시간 당 $4{\sim}5{\mu}m$ 내외이기 때문에, 생산성을 향상시키기 위해서는 시간 당 $10{\mu}m$ 정도의 고속 무전해 동 도금 공정 개발 필요하다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2017년도 춘계학술대회 논문집
• /
• pp.114.1-114.1
• /
• 2017

불용성 전극이 고속 전기도금 공정에 사용되기 위해서는 전기화학 반응이 우수하고, 높은 내구성을 가져야 한다. 불용성 전극의 내구성은 기지층 표면전처리, 금속산화물 조성, 코팅층 두께, 소결 온도 등 다양한 전극제조 공정인자들에 의해 영향을 받는다. 본 연구에서는 불용성 전극의 내구성을 향상시키기 위해 전극 전처리 및 백금족 산화물 조성비의 공정변수로 전극을 제조하였고, 가속수명평가법을 사용하여 전극의 내구성을 평가하였다. 고속 전기도금 공정환경에서는 이리듐(Ir)계 및 탄탈륨(Ta)계 산화물 조성을 가지는 불용성전극의 내구수명이 우수한 경향을 나타내었으며, 귀금속 산화물 코팅층 두께가 얇을수록 불용성전극의 내구수명은 크게 저하되었다. 또한, Ir-Ta 조성 불용성전극의 경우 내구성 향상 기지체 표면전처리를 통해 전극의 내구수명이 10배 이상 향상되었음을 확인하였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2002년도 동계연구발표회 논문개요집
• /
• pp.204-205
• /
• 2002

Co(P) 합금은 전기화학적으로 제조되는 강자성 재료 중 그 자기적 특성이 우수하여 이미 1960년대부터 연구가 진행되었으며$^{1)}$ 1980년대까지는 주로 무전해도금에 의해 제조되다가$^{2.3)}$ 1990년대 이후부터는 LIGA(Lithographie Galvanoformung Abformung) 공정이나 패터닝 공정과의 공정 통합의 용이성 때문에 전기도금방식이 주류를 이루고 있다.$^{4.5)}$ 그러나 전기도금에 의해 제조된 대부분의 Co(P) 합금은 P의 함량이 과다하여 비정질상태로 존재하며 추가적인 열처리 공정이 요구되고 자기적 성질도 좋지 못한 단점이 있었다. (중략)

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2009년도 제33회 추계학술대회논문집
• /
• pp.603-607
• /
• 2009

액체로켓엔진 연소기의 내벽에 사용하기 위한 니켈/크롬 도금 공정 개발을 수행하였다. 열충격 시험을 통해 니켈 도금 조건을 선별하였고 니켈/크롬 도금이 수행된 축소형 연소기의 연소시험을 통해 도금 층의 내구성 검증을 수행하였다. 시험결과 도금 층의 균열 및 박리는 발견되지 않았고, 이 결과로부터 현재 사용중인 대기 플라즈마 용사된 세라믹 코팅의 대안으로 니켈/크롬 도금을 액체로켓엔진 연소기에 사용할 수 있으리라 사료된다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2000년도 춘계학술발표회 초록집
• /
• pp.51-52
• /
• 2000

전기아연도금강판은 표면이 미려하고 희생방식력이 뛰어나기 때문에 주로 자동차와 가전, 건자재 등에 많이 사용된다. 현재 냉연 표면처리 제품들은 연속도금공정에 의해 생산되고 있으며 고전류밀도에 의한 고속생산과 도늠액 제조와 조성이 비교적 단순해야 하는 여러 가지 이유로 염산욕과 황산욕을 가장 많이 사용하고 있다. 최근에 신설된 당사의 전기도금공정은 수직형으로 황산욕에서 불용성 양극을 채용하여 아연을 전기도금하고 있다. 일반적으로 황산욕은 염산욕 대비 전기 전도성이 나빠 과전압이 크게 걸리므로 불용성 양극을 사용하여 극간 거리를 최소화할 필요가 있다. 그러나 $Ir0_2$가 코팅된 불용성 양극은 가격이 비싸기 때문에 극간 거리를 너무 짧게 하면 깡대에 의해 손상을 받을 수가 있어 극간 거리를 줄이는데 한제가 있다. 따리서 용액의 전도도들 증가시켜 과전합을 줄이기 위해서는 타사에서 현재 사용하고 있는 황산나트륨, 황산칼륨, 황산암모늄 등에 대한 검토가 필요하다. 전기전도 보조제들은 용액의 전기전도도 뿐만 아니라 도금층의 외관 및 미세구조에도 많은 영향을 주는 것으로 알려져 있다. 따라서 본 연구에서는 황산나트륨, 황산암모늄의 농도를 변화시켜 표면외관, 한계전류밀도, 미세구조, 우선배향성 등을 조사하여 최적의 물성을 갖는 아연 도금층을 얻기 위한 조건을 도출하고자 하였다. 전기아연도금용 소재로는 두께 0.8mm이고 크기가 $100{\times}120mm$인 중저탄소강 (0.02% C)을 사용하였으며 전처리 과정으로 탈지와 산세를 행하고 현장 도금액을 사용하여 다음과 같은 조건 하에서 아연도금을 행하였고 극간전합을 측정하였다. 도금 후 표면의 미세구조는 SEM을 사용하여 관찰하였으며 표면외관 특성을 분석하기 위해 광택도계(Tri- Microgloss-60-85)를 이용하여 입사각 $60^{\circ}$ 에서 광택도를 측정하였고, 색차계(Color Quest II Hunter Lab.)를 사용하여 백색도를 각각 측정하였다. 또한 X선 회절기를 이용하여 도금층의 우선 배향성을 분석하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.206-206
• /
• 2015

자동차 외장 부품은 미려한 외관과 경량화를 통한 연비향상을 위해 ABS수지 위에 다층 도금 공법이 적용된다. 하지만, 필드에서 종종 도금층의 부식에 대한 문제가 야기 되고 있다. 부식문제의 한 인자로 도금 두께의 불균일성을 들 수 있다. 도금공정에서 용액의 유동성, 제품이 걸리는 위치, 도금액의 불순물 등등 여러 가지 현장요소로 인해 도금 두께 편차가 생겨난다. 이러한 현장 요소와 함께 피도금물의 외형 형상 또한 도금 불균일의 주요한 원인이 된다. 특히, 제품 모서리 부분에서는 문제가 되는 과도금 현상이 쉽게 발생한다. 따라서, 도금 두께 편차를 줄이기 위해서는 도금 현장 요인을 분석하는 것도 중요하지만, ABS 제품의 외형 형상 디자인에 있어서 체계적인 접근이 필요하다. 그러나, 디자인의 구조적인 접근을 위해 현장에서 검증하려면 많은 비용과 시간이 소요된다. 이에 본 연구에서는 모서리 부분에서의 과도금 현상을 시뮬레이션을 활용하여 형상관점에서 과도금 형태 및 원인을 분석하고자 하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.165-165
• /
• 2009

현재 반도체나 이동통신 분야는 사용자의 요구에 따라 PCB의 회로선폭이 갈수록 좁아지고 있다. 이러한 정밀 부품을 제조하기 위한 제조공정에서 각광받기 시작한 기술 중 하나가 대기압 플라즈마 기술이다. 본 연구에서는 미세패턴 형성이 가능한 에폭시 본딩 필름위에 무전해 도금공정을 통한 패턴 도금법을 이용하여 패턴을 형성하였고, 형성된 패턴에 대기압 플라즈마 처리 횟수에 따른 접촉각(Contact Angle)과 Peel Strength의 변화를 분석하였다. 또한 에폭시 본딩 필름을 이용한 Build-up공정을 거쳐 Micro Via를 형성하여 대기압 플라즈마 처리 횟수에 따른 Via 표면을 분석하였다. 대기압 플라즈마 기술은 진공식에 비해 소규모 장비를 이용한 전처리가 가능하고, 초기 설비비용을 절감하는데 탁월한 효과가 있어 널리 사용하는 기술 중 하나이다. 이 연구를 통하여 대기압 플라즈마 처리 횟수에 따른 표면에너지의 변화로 인한 접촉각이 좋아지는 것을 알 수 있으며, 대기압 플라즈마 처리를 한 패턴표면이 친수성으로 변하면서 현상된 드라이 필름 사이로 도금액이 원활히 공급되어서 미세패턴 모양이 우수하게 구현되었음을 알 수 있었다. 또한 Via Filling에도 뛰어난 효과가 있었음을 확인할 수 있었다.

• 청정기술
• /
• 제17권2호
• /
• pp.103-109
• /
• 2011

전기도금의 seed layer를 형성하는 무전해 동도금 공정의 throwing power (TP)와 두께 편차를 개선하기 위한 공정 최적화 방법을 제시하였다. 실험계획법 (DOE)을 이용하여 가능한 모든 공정 인자들 가운데 TP와 두께 편차에 가장 큰 영향을 미치는 주요 인자를 파악해 보았다. 균일성을 가진 via filling을 위해서는 도금액 내의 Cu 이온의 농도를 높여주고 도금 온도를 낮추어 주는 것이 바람직한 것으로 판단되었으며 이는 표면 반응성의 측면에서 설명되었다. Kinetic Monte Carlo (MC) 모사가 이를 시각화하기 위해 도입되었으며 실험에서 관찰된 현상을 정성적으로 무리 없이 설명할 수 있었다. 실험계획법을 이용한 체계적인 실험과 이를 뒷받침하는 이론적인 모사가 결합된 본 연구의 접근법은 관련 공정에서 유용하게 활용될 수 있을 것이다.