• Title/Summary/Keyword: 대용량 메모리

Search Result 373, Processing Time 0.025 seconds

Feasibility Test and Design of Korean Translation Memory System (한국어 번역 메모리 시스템의 실현성 분석 및 설계)

  • Ryu, Cheol;Roh, Yoon-Hyung;Lee, Ki-Young;Choi, Sung-Kwon;Park, Sang-Kyu
    • Annual Conference on Human and Language Technology
    • /
    • 2001.10d
    • /
    • pp.281-287
    • /
    • 2001
  • 번역 메모리(Translation Memory) 시스템이란 기존에 번역된 결과를 담고 있는 대용량의 번역 메모리에서 사용자가 제시한 입력문과 가장 유사한 문장을 검색한 후, 유사도 순으로 결과를 제시하여 이후의 번역 작업을 보다 효율적으로 할 수 있도록 도와주는 시스템을 말한다. 이는 기계 번역 시스템과 비교해 볼때, 보다 실현 가능성이 높은 자연어 처리의 응용 분야라고 할 수 있다. 일반적으로 번역 메모리 시스템에서 핵심이 되는 요소는 번역메모리의 구성과 유사성 척도에 대한 정의라고 할 수 있다. 국외의 경우, 이미 많은 상용 시스템들이 개발되어 번역 작업의 시간 및 비용을 줄이는데 많은 도움을 주고 있지만, 국내의 경우 한국어 번역 메모리의 구성 및 한국어 문장간 유사성 척도 등에 대한 연구가 미흡한 실정이다. 따라서 본 논문에서는 한국어를 대상으로 번역 메모리의 효율적인 구성 방법 및 문장간 유사성 척도에 대한 정의를 내리며, 한국어를 대상으로한 번역 메모리 시스템에 대한 실현 가능성을 논한다.

  • PDF

An Efficient Buffer Replacement Policy based on CLOCK Algorithm for NAND Flash Memory (낸드 플래시 메모리를 위한 CLOCK 알고리즘 기반의 효율적인 버퍼 교체 전략)

  • Kim, Jong-Sun;Son, Jin-Hyun;Lee, Dong-Ho
    • The KIPS Transactions:PartD
    • /
    • v.16D no.6
    • /
    • pp.825-834
    • /
    • 2009
  • 최근에 낸드 플래시 메모리는 빠른 접근속도, 저 전력 소모, 높은 내구성 등의 특성으로 인하여 차세대 대용량 저장 매체로 각광 받고 있다. 그러나 디스크 기반의 저장 장치와는 달리 비대칭적인 읽기, 쓰기, 소거 연산의 처리 속도를 가지고 있고 제자리 갱신이 불가능한 특성을 가지고 있다. 따라서 디스크 기반 시스템의 버퍼 교체 정책은 플래시 메모리 기반의 시스템에서 좋은 성능을 보이지 않을 수 있다. 이러한 문제를 해결하기 위해 플래시 메모리의 특성을 고려한 새로운 플래시 메모리 기반의 버퍼 교체 정책이 제안되어 왔다. 본 논문에서는 디스크 기반의 저장 장치에서 우수한 성능을 보인 CLOCK-Pro를 낸드 플래시 메모리의 특성을 고려하여 개선한 CLOCK-NAND를 제안한다. CLOCK-NAND는 CLOCK-Pro의 알고리즘에 기반하며, 추가적으로 페이지 접근 정보를 효율적으로 활용하기 위한 새로운 핫 페이지 변경을 한다. 또한, 더티인 핫 페이지에 대해 콜드 변경 지연 정책을 사용하여 쓰기 연산을 지연하며, 이러한 새로운 정책들로 인하여 낸드 플래시 메모리에서 쓰기 연산 횟수를 효율적으로 줄이는 우수한 성능을 보인다.

An Efficient Test Algorithm for Dual Port Memory (이중 포트 메모리를 위한 효과적인 테스트 알고리듬)

  • 김지혜;송동섭;배상민;강성호
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.40 no.1
    • /
    • pp.72-79
    • /
    • 2003
  • Due to the improvements in circuit design technique and manufacturing technique, complexity of a circuit is growing along with the demand for memories with large capacities. Likewise, as a memory capacity gets larger, testing gets harder and testing cost increases, and testing process in chip development gets larger as well. Therefore, a research on an effective test algorithm to improve the chip yield rate in a short time period is becoming an important task. This paper proposes an effective, March C-algorithm based, test algorithm that can also be applied to a dual-port memory since it considers all the fault types, which can be occurred in a single-port as well as in a dual-port memory, without increasing the test length.

Implementation of SpaceWire Link Interface for STSAT-3 (과학기술위성 3호를 위한 스페이스와이어 링크 인터페이스 구현)

  • Ryu, Sang-Moon
    • Journal of the Korean Society for Aeronautical & Space Sciences
    • /
    • v.38 no.9
    • /
    • pp.925-932
    • /
    • 2010
  • SpaceWire is a standard for high-speed links and networks between spacecraft components, which was invented for better, cheaper, faster on-board data handling in spacecraft. SpaceWire is being widely used on many space missions by ESA, NASA and JAXA, and is expected to be used in future satellite development programs in Korea. For flexible and efficient application of SpaceWire, it is necessary to secure the related technologies. This paper describes the development, implementation and test of a SpaceWire link interface, which will be incorporated in MMU(Mass Memory Unit) of STSAT-3(Science & Technology Satellite-3).

An Analysis Method of Large Structure Using Matrix Blocking (블록화기법을 이용한 대형구조물의 해석방법)

  • Jung, Sung-Jin;Lee, Min-Sup
    • Journal of the Korea institute for structural maintenance and inspection
    • /
    • v.18 no.2
    • /
    • pp.30-37
    • /
    • 2014
  • In this study, we studied how to perform the structural analysis which need a large-capacity flash memory with the computer program when the flash memory storage of a personal computer has no enough room for the analysis of structure. As one of the solutions of this problem, the blocking method of stiffness matrix, which is a method that stiffness matrix is divided by a few blocks and each block is sequentially used for the calculation of matrix decomposition, is proposed and an algorithm available in computer program is derived on the method. Finally, A structural analysis program (sNs) based on this study is developed and the correctness and efficiency of the algorithm is founded through some examples which are fundamental in structural analysis.

A Case Study about implementation of Personalized Services Environment using UICC on Mobile Open Platform (차세대 UICC 기술을 이용한 모바일 오픈 플랫폼 기반 개인화 서비스 환경 구축 사례)

  • Sohn, Young-Seol;Park, Joon-Ho;Ok, Chang-Seok
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2009.04a
    • /
    • pp.1128-1131
    • /
    • 2009
  • 폐쇄적 무선망 및 단말 플랫폼의 개방화 추세에 따라 이동통신사업자(MNO)는 자사 고객 retention 및 신규 수익창출을 위해 다양한 전략을 수립하고 있다. 그리고 고객은 이러한 개방 환경에서 이동통신사업자(MNO)의 단말 및 망에 구애받지 않고 자신의 개인정보 및 멀티미디어 컨텐츠 서비스를 편리하게 이용하기를 원하고 있다. 본 논문에서는 와이브로(WiBro)가입자 인증을 위해 단말에 필수 탑재되는 UICC 에 웹 기능 및 대용량 메모리 기술을 추가하여 이를 기반으로 개인화 서비스 제공을 위한 인프라 구축 사례를 살펴본다. 먼저, UICC 기반 개인화 서비스 인프라를 구성하는 UICC 및 단말에서 구현되어야 할 SCWS 및 대용량 메모리 처리 기술을 소개하고 이를 위한 기술 요구사항을 정의한다. 그리고, 해당 UICC 및 단말을 원격에서 관리하기 위해 플랫폼에서 구현하여야 할 제어 프로토콜 기술을 살펴보고, 이를 위한 기술 요구사항을 정의한다. 다음으로 최종적으로 구축된 전체 시스템의 구성 및 서비스 흐름을 기술하고, 끝으로 이러한 인프라를 통하여 제공될 수 있는 개인화 서비스를 소개하고 향후 방향을 소개함으로써 글을 맺는다.

ARM Professor-based programmable BIST for Embedded Memory in SoC (SoC 내장 메모리를 위한 ARM 프로세서 기반의 프로그래머블 BIST)

  • Lee, Min-Ho;Hong, Won-Gi;Song, Jwa-Hee;Chang, Hoon
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.35 no.6
    • /
    • pp.284-292
    • /
    • 2008
  • The density of Memory has been increased by great challenge for memory technology; therefore, elements of memory become more smaller than before and the sensitivity to faults increases. As a result of these changes, memory testing becomes more complex. In addition, as the number of storage elements per chip increases, the test cost becomes more remarkable as the cost per transistor drops. Recent development in system-on-chip(SoC) technology makes it possible to incorporate large embedded memories into a chip. However, it also complicates the test process, since usually the embedded memories cannot be controlled from the external environment. We present a ARM processor-programmable built-in self-test(BIST) scheme suitable for embedded memory testing in the SoC environment. The proposed BIST circuit can be programmed vis an on-chip microprocessor.

A Hierarchical User Interface for Large 3D Meshes in Mobile Systems (모바일 시스템의 대용량 3차원 메쉬를 위한 계층적 사용자 인터페이스)

  • Park, Jiro;Lee, Haeyoung
    • Journal of the Korea Computer Graphics Society
    • /
    • v.19 no.1
    • /
    • pp.11-20
    • /
    • 2013
  • This paper introduces a user interface for large 3D meshes in mobile systems, which have limited memory, screen size and battery power. A large 3D mesh is divided into partitions and simplified in multi-resolutions so a large file is transformed into a number of small data files and saved in a PC server. Only selected small files specified by the user are hierarchically transmitted to the mobile system for 3D browsing and rendering. A 3D preview in a pop-up shows a simplified mesh in the lowest resolution. The next step displays simplified meshes whose resolutions are automatically controlled by the user interactions. The last step is to render a set of detailed original partitions in a selected range. As a result, while minimizing using mobile system resources, our interface enables us to browse and display 3D meshes in mobile systems through real-time interactions. A mobile 3D viewer and a 3D app are also presented to show the utility of the proposed user interface.

Multi-layer Speech Processing System for Point-Of-Interest Recognition in the Car Navigation System (차량용 항법장치에서의 관심지 인식을 위한 다단계 음성 처리 시스템)

  • Bhang, Ki-Duck;Kang, Chul-Ho
    • Journal of Korea Multimedia Society
    • /
    • v.12 no.1
    • /
    • pp.16-25
    • /
    • 2009
  • In the car environment that the first priority is a safety problem, the large vocabulary isolated word recognition system with POI domain is required as the optimal HMI technique. For the telematics terminal with a highly limited processing time and memory capacity, it is impossible to process more than 100,000 words in the terminal by the general speech recognition methods. Therefore, we proposed phoneme recognizer using the phonetic GMM and also PDM Levenshtein distance with multi-layer architecture for the POI recognition of telematics terminal. By the proposed methods, we obtained high performance in the telematics terminal with low speed processing and small memory capacity. we obtained the recognition rate of maximum 94.8% in indoor environment and of maximum 92.4% in the car navigation environments.

  • PDF