• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.5 s.347
• /
• pp.48-53
• /
• 2006

This paper describes the electrical characteristics of monolithic optical transceiver circuitry being used in the fiber optic modules. It has been designed and fabricated, and compared with two chips version transceiver when operates at 155.52 Mbps data rates. To avoid noise and interference between transmitter and receiver on one chip, layout techniques such as special placement, power supply separation, guard ring, and protection wall were used in the design. To compare the two kind of fiber optic modules using each chip, single chip version has similar properties to two chip version in the electrical characteristics as noise and others.

• Journal of KIISE:Computer Systems and Theory
• /
• v.34 no.4
• /
• pp.145-157
• /
• 2007

OpenMP is an attractive parallel programming model for a chip multiprocessor because there is no standard parallel programming method for a chip multiprocessor and it is easy to write a parallel program in OpenMP. Then, chip multiprocessor systems can have various architectures according to target application programs. So, we need to implement OpenMP in different way for each system. In this paper, we propose the implementation and the effective translation of major OpenMP directives for a chip multiprocessor without using OS to improve the performance without using special hardware and without extending the OpenMP directives. We present the experimental results on our target platform CT3400.

• 전기의세계
• /
• v.33 no.9
• /
• pp.532-539
• /
• 1984

반도체 기술의 발전은 경이적인 발명이라고 할 수 있는 마이크로컴퓨터를 탄생시켰고 계속된 발달은 소자의 집적밀도를 더욱 더 높여 단일칩 마이크로컴퓨터까지도 저렴한 가격으로 공급 가능하게 하고 있다는 점은 너무나도 잘 아는 사실이다. 본문에서는 단일칩 마이크로컴퓨터들의 일반적인 구성과 특징을 분석, 소개하여 이들을 원활히 활용하는데 다소나마 도움이 되고자 한다.

• The Magazine of the IEIE
• /
• v.30 no.9
• /
• pp.59-59
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• The Magazine of the IEIE
• /
• v.30 no.9
• /
• pp.965-975
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2605-2607
• /
• 2002

전력선 통신의 경우 X-10, LonWorks, CEBus, iCAL PLX 등의 가정자동화 네트워크를 위한 프로토콜이 있으며 이와 함께 Philips사(社)의 TDA5051AT, ST사(社)의 ST7537HS1 그리고 National Semiconductor사(社)의 LM1893/LM2893의 단일 칩 전력선 모뎀이 있다. 이러한 단일 칩 전력선 모뎀은 간단한 주변회로 및 컨트롤러만으로 가정기기의 제어 시스템을 구성할 수 있으므로 개발이 용이하고 비용이 저렴하다는 등의 장점을 가지고 있다. 본 논문에서는 이러한 단일 칩 전력선 모델의 중에서 ST사(社)의 ST7S37HS1, Philips사(社)의 TDAS051AT를 선정하여 가정 내에서의 통신에 대하여 성능을 비교, 검토하였다. 성능의 비교, 검토는 가정 내의 AC 220V, 60Hz 전원 전압의 영 전위 및 최대 전위 지점에서 데이터를 전송할 경우에 나타나는 에러의 수로 확인하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.862-864
• /
• 2002

정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.

• The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
• /
• v.14 no.2
• /
• pp.55-67
• /
• 2003

본 고에서는 차세대 무선통신용 초소형 단말기 구현에서 RF 시스템의 성능 개선에 크게 기여하게 될 RF 집적형 안테나 기술 현황과 향후 발전 방향이 제시된다. 고성능을 유지하면서 초소형 RF 전치단을 실현하기 위한 능동소자와 안테나가 결합하여 복합 기능을 하는 능동 집적 안테나(AIA, Active Integrated Antenna) 기술 현황, RF 시스템 단일 패키지(RF-SOP, System On Package) 형태에 집적 가능한 안테나 및 미래의 꿈인 RF 시스템 단일 칩 (RF-SOC, System On Chip)을 향한 단일 칩 안테나 (AOC, antenna on chip) 기술 동향 등이 기술된다.

• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.36 no.9
• /
• pp.901-905
• /
• 2012

We present an electroporation and viability monitoring chip for lung cancer cells in a single channel with multiple electric field zones. Previous electroporation chips utilized multiple microchannels or electrodes to form multiple electric fields, thus resulting in complex structures. However, the present chip can generate multiple electric fields in a single stepwise microchannel between a pair of electrodes, thus achieving the analysis of both cell electroporation and viability with a simple structure. We demonstrate that the electric field of 0.4 kV/cm results in a maximum percentage of $51.4{\pm}3.0%$ and $26.6{\pm}0.7%$ of viable and electroporated human lung cancer cells, H23 and A549, respectively. The present chip has potential for use in integrated cell chips for transfection studies.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1639-1651
• /
• 1998

In this paper, we present analytical and simulation models for evaluating the operation of a uniprocessor computer which utilizes a time redundant approach (such as recomputation by shilted operands) for lault-tolerant computing. In the proposed approach, all incoming jobs to the uniprocessor are duplicated, thus two versions 01 each job must be processed. Three methods for appropriately scheduling the primary and sL'Condary versions of the jobs are proposed and analyzed. The proposed scheduling methods take into account the load and the fault rate of the uniprocessor to evaluate two figures of merit for cost and profit with respect to a delay in response time due to faults and fault tolerance. Our model utilizes a fault-tolerant schedule according to which it is possible to find an optimal delay (given by $\kappa$) based on empiric parameters such as cost, the load and the fault rate of the uniprocessor.