• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.44-54
• /
• 2001

본 논문에서는 아날로그 회로에 존재하는 강고장(hard fault)과 약고장(soft fault)을 검출하기 위한 새로운 테스트 방식을 제안한다. 제안한 테스트 방식은 연산 증폭기의 특성중 하나인 오프셋 전압(offset voltage)을 이용한다. 테스트 시, 테스트 대상 회로(CUT: Circuit Under Test)는 귀환 루프를 가지는 단일 이득 연산 증폭기로 변환된다. 연산 증폭기의 입력이 접지되었을 때, 정상 회로는 작은 오프셋 전압을 가지지만 고장이 존재하는 회로는 큰 오프셋 전압을 가진다. 따라서 오프셋 전압의 허용 오차를 벗어나는 연산증폭기 내에 존재하는 고장들을 검출할 수 있다. 제안한 테스트 방식은 테스트 패턴 없이 단지 입력을 접지시키면 되므로 테스트 패턴을 생성하는 문제를 제거시킬 수 있어 테스트 시간과 비용이 감소한다. HSPICE 모의 실험을 통하여 본 논문에서 제안하는 방식을 단일 연산증폭기와 듀얼 슬롭(dual slope) A／D 변환기에 적용한 결과 높은 고장 검출율(fault coverage)을 얻었다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.49-58
• /
• 2015

본 연구에서는 $TiO_2$멤리스터와 동일한 동작특성을 갖는 멤리스터 에뮬레이터 회로를 비접지형 회로로 개발하였다. 대부분의 기존 멤리스터 에뮬레이터는 다른 멤리스터나 소자들과의 연결성을 고려하지 않은 접지 식으로 개발된 것들이다. 본 연구에서 개발한 멤리스터 에뮬레이터는 비접지식으로서, 출력 단을 접지할 필요가 없기 때문에 다른 소자들과 연결이 가능하여, 다양한 회로들과의 연결하여 동작을 확인하는데 사용할 수 있다. 개발한 멤리스터 에뮬레이터의 기능을 확인하기 위해서 저항과 직렬로 연결한 회로와 4개의 멤리스터 에뮬레이터를 직렬 및 병렬로 연결한 휘트스톤 브리지 회로를 구성하였다. 또한 이브리지 회로가 신경망 시냅스의 가중치 연산이 가능함을 보였다.

• 한국전자파학회논문지
• /
• 제15권7호
• /
• pp.644-652
• /
• 2004

본 논문에서는 급전면의 개방스터브와 접지면의 슬롯으로 구성되어 있는 초광대역의 저지대역을 갖는 저역통과 여파기 단위 구조를 캐스캐이드한 저역통과 여파기를 설계하였다. 초광대역의 저지대역을 갖는 저역통과 여파기 단위 구조는 급전면 개방 스터브에 의해 통과대역 특성을 결정하는 여파기 구조와 이러한 여파기의 dual 구조로 접지면 슬롯에 의해 통과대역 특성을 결정하는 여파기 구조가 있으며, 각각의 단위구조를 캐스캐이드함으로써 단일 여파기보다 더욱 향상된 저지대역과 skirt 특성을 얻을 수 있었다. 개방 스터브에 의해 통과대역 특성이 결정되는 구조와 dual 구조의 캐스캐이드 여파기는 각각 1.035㎓와 1.286㎓에서 -3㏈ 차단 주파수를 가지며 저지대역은 두 구조 모두 -20㏈ 기준으로 20㎓ 이상의 광대역을 이루었다.

• 한국전자파학회논문지
• /
• 제21권5호
• /
• pp.537-543
• /
• 2010

본 논문에서는 단일 DGS를 사용하여 다중의 주파수 대역을 억압할 수 있는 슬롯형 DGS를 제안하였다. 제안된 구조는 동일 평면 도파관 전송 선로(CPW: Coplanar Waveguide)의 접지 면에 서로 다른 크기의 맴돌이 형태의 슬롯 DGS들을 신호 선에 대하여 횡축으로 삽입하여, 다중 주파수 대역을 억압할 수 있도록 설계되었다. 제안된 구조를 제작하였으며, 시뮬레이션 결과와 측정된 결과가 상당 부분 일치하는 것을 확인하였다. 또한 제안된 구조에 대한 등가 회로 모델을 제시하였다. 제안된 등가 회로는 접지 면에 위치한 DGS를 LC 공진기들로 표현하였으며, 이러한 공진기들이 신호선과 자기적으로 결합한 것으로 모델링 하였다. 등가 회로를 해석하여 다중의 공진 주파수 특성이 나타남을 확인하였다.

• 한국항행학회논문지
• /
• 제27권4호
• /
• pp.463-468
• /
• 2023

본 논문에서는 Pin 다이오드와 결함접지구조를 이용하여 2 개의 편파(수직 편파, 우현 편파)를 전환하여 사용할 수 있는 이중편파 재구성 패치 배열 안테나를 제안한다. 제안된 안테나는 정사각형 마이크로스트립 패치와 접지면에 2개의 일자형 슬롯을 대각선으로 배치하여 구현된 원형 편파 패치 안테나를 5.8 GHz의 반파장 길이인 25.8 mm 간격으로 3x3 배열하여 설계하였으며 각 안테나의 접지면에 대각선으로 배치된 슬롯에 Pin 다이오드와 커패시터를 연결하여 Pin 다이오드에 직류 전압이 인가에 따른 개방/단락 스위치 동작을 통하여 편파를 전환한다. 설계 결과 수직 편파에서는 11.7 dBi, 우현 편파에서는 11.6 dBic의 이득 특성을 가지며 우현 편파에서의 축비는 1.8 dB, 수직 편파일 때 20.3 dB 를 가지고, 중앙 안테나에서 인접한 안테나의 상호결합 특성을 확인 하였을때 수직 편파에서는 최대 -20.8 dB, 우현 편파에서는 최대 -30.1 dB 이다.

• 대한전자공학회논문지TC
• /
• 제41권5호
• /
• pp.63-68
• /
• 2004

본 논문은 접지면에 새로운 형태의 PBG(photonic band gap) 구조와 바랙터에 서로 다른 바이어스 전압을 인가하여 전압에 따른 주파수의 선형성이 향상된 12㎓ VCDRO(voltage controlled dielectric resonator oscillator)를 설계하였다 접지면의 PBG 구조는 출력단에 부가적인 필터 없이 2, 3차 고조파를 억압하였으며, 마이크로스트립 라인과 결합된 유전체 공진기의 공진주파수를 정확히 해석하기 위하여 FEM(fuite element method) 시뮬레이션을 이용하여 추출된 산란계수를 VCDRO 설계에 사용하였다. 측정된 결과를 통하여 본 논문에서 제안한 기법의 유용함을 보여주었다.

• 한국전자파학회논문지
• /
• 제22권7호
• /
• pp.675-682
• /
• 2011

본 논문에서는 두 개의 접지 평판 사각형 개구를 관통하는 대칭 평행 2선 전송 선로에 대하여 접지 평판 개구의 크기 변화가 전송 선로의 특성에 미치는 영향을 검토하였다. 이론 해석에는 상용 툴인 CST MWS를 사용하였으며, 두 개의 사각형 개구의 가로 및 세로 길이 변화에 따른 삽입 손실 특성을 계산하였다. 그 결과, 개구의 가로 길이 및 세로 길이에 따른 삽입 이득 및 삽입 손실 현상을 관찰할 수 있었으며, 접지 평판 사이의 선로 길이는 개구가 선로와 가까이 존재할 때 전체 전송 선로의 길이가 반 파장이 되는 주파수를 주기로 하여 삽입 이득 및 삽입 손실이 주기적으로 나타남을 확인할 수 있었다. 전송 선로 부하단의 삽입 손실 측정 결과를 수치 계산 결과와도 비교하여 이론 해석의 타당성을 확인하였다.

• 전기의세계
• /
• 제18권4호
• /
• pp.16-21
• /
• 1969

3상유도전동기에 정현파형의 불평형 3상전압 혹은 고주파성분을 포함한 동일파형의 3상전압을 인가했을때의 전동기의 특성에 대ㅏㄴ 것은 발표되어 있지만, 고주파성분을 포함하고, 동시에 동일파형이 아닌 3상전압을 인가했을때의 특성에 대한것은 별로없는 것 같다. 수전단에서는 이러한 전압이 실제 인가되므로, 본논문은 고주파성분을 포함한 동일파형이 아닌 3상전압을 중성점이 접지되어 있지않은 3상유도전동기에 인가할때의 전동기의 특성을 몇가지 가정하에 작성한 등가회로에 의하여 수식적으로 해석하고 이를 실험에 의하여 확인하였다.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.68-75
• /
• 2007

NFC의 능동동작 모드, 수동동작 모드 및 RFID 동작 모드에 필요한 13.56MHz 트랜스미터와 리시버 및 RFID 태그 동작을 모두 지원하는 단일 칩 NFC 트랜시버를 설계 및 제작하고 동작을 검증하였다. 제안된 NFC 트랜시버는 외부전원 공급이 없어도 RFID 태그가 동작할 수 있도록 이니시에이터와 타겟의 2중 안테나 구조를 가지고 있다. 타겟 안테나는 이니시에이터 안테나의 접지 차폐층을 사용함으로써 이중 안테나의 유효면적이 단일 안테나에 비교해서 동일한 면적을 갖도록 안테나 구조를 제안하였고, 안테나의 선택 동작에 필요한 회로를 제안하였다. 제안된 NFC 단일 칩 트랜시버의 아날로그 전단부 회로는 능동모드와 RFID 리더를 위한 Reader/writer 블록의 트랜스미터와 리시버 회로부, 수동 모드와 태그 모드를 위한 태그 회로부로 구성된다. 태그 회로부는 정류기 및 부하 변조를 위한 수동소자가 포함되어 있으며, 정류기에서 생성되는 전압을 사용하여 외부 전원 없이도 태그 동작이 가능하도록 설계하였다. 제안된 트랜시버는 UART 직렬 인터페이스 회로를 통하여 호스트와 최대 212Kbps로 통신할 수 있다. 제안된 회로는 매그나칩의 0.35um 2-Poly 4-Metal CMOS공정으로 제작되었고, 칩의 유효면적은 $2200um{\times}360um$이다.

• 대한전자공학회논문지TE
• /
• 제39권4호
• /
• pp.409-412
• /
• 2002

IMT-2000 전 대역(1920∼2170MHz, BW=250MHz)에서 사용되는 중계기용 2단 저잡음 증폭기를 설계하였다. Ansoft사의 Serenade를 이용하여 첫째 단 PHEMT의 소스와 접지간 source lead의 인덕턴스 값을 최적화하여 기판 선고로 등가화하고, 첫째 단의 잡음 정합은 물론 각 단의 정합회로가 간단하도록 high pass 구조로 설계하였다. 바이어스 회로는 단일 능동회로로 구성하였고, 인가전압은 8V, 총 전류는 180mA이다. 이때, 첫째 단 PHEMT의 Vgs = -0.4V, Vds = 4V이고, 둘째 단 AH1의 Vds = 5V이다. 상업화가 가능하도록 설계 기준을 정하여 제작되었고, 측정 결과 이득은 20dB, NF는 1dB, 입력 VSWR은 1.14∼l.3dB, P1dB는 22.4dBm, gain flatness는 ±0.45dB로 상업용 저잡음 증폭기로 사용될 수 있다.