Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Testing of CMOS Operational Amplifier Using Offset Voltage

오프셋 전압을 이용한 CMOS 연산증폭기의 테스팅

  • 송근호 (경상대학교 전자공학과) ;
  • 김강철 (여수대학교 컴퓨터공학과) ;
  • 한석붕 (경상대학교 전자공학과, 생산기술연구소)
  • Published : 2001.01.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a novel test method is proposed to detect the hard and soft fault in analog circuits. The proposed test method makes use of the offset voltage, which is one of the op-amps characteristics. During the test mode, CUT is modified to unit gain op-amps with feedback loop. When the input of the op-amp is grounded, a good circuit has a small offset voltage, but a faulty circuit has a large offset voltage. Faults in the op-amp which cause the offset voltage exceeding predefined range of tolerance can be detected. In the proposed method, no test vector is required to be applied. Therefore the test vector generation problem is eliminated and the test time and cost is reduced. In this note, the validity of the proposed test method has been verified through the example of the dual slope A/D converter. The HSPICE simulations results affirm that the presented method assures a high fault coverage.

본 논문에서는 아날로그 회로에 존재하는 강고장(hard fault)과 약고장(soft fault)을 검출하기 위한 새로운 테스트 방식을 제안한다. 제안한 테스트 방식은 연산 증폭기의 특성중 하나인 오프셋 전압(offset voltage)을 이용한다. 테스트 시, 테스트 대상 회로(CUT: Circuit Under Test)는 귀환 루프를 가지는 단일 이득 연산 증폭기로 변환된다. 연산 증폭기의 입력이 접지되었을 때, 정상 회로는 작은 오프셋 전압을 가지지만 고장이 존재하는 회로는 큰 오프셋 전압을 가진다. 따라서 오프셋 전압의 허용 오차를 벗어나는 연산증폭기 내에 존재하는 고장들을 검출할 수 있다. 제안한 테스트 방식은 테스트 패턴 없이 단지 입력을 접지시키면 되므로 테스트 패턴을 생성하는 문제를 제거시킬 수 있어 테스트 시간과 비용이 감소한다. HSPICE 모의 실험을 통하여 본 논문에서 제안하는 방식을 단일 연산증폭기와 듀얼 슬롭(dual slope) A／D 변환기에 적용한 결과 높은 고장 검출율(fault coverage)을 얻었다.

Keywords

References

  1. Karim Arabi and Bowena Kaminska, 'Testing Analog and Mixed-Signal Integrated Circuits Using Oscillation-Test Method', IEEE Trans. on Computer-Aided Design, Vol. 16, No. 7, pp. 745-753, 1997 https://doi.org/10.1109/43.644035
  2. Linda Milor and V. Visvanathan, 'Detection of Catastrophic Faults in Analog Integrated Circuits', IEEE Trans. on Computer-Aided Design, Vol. 8, No. 2, pp. 114-130, 1989 https://doi.org/10.1109/43.21830
  3. A Meixner and W. Maly, 'Fault Modelling for the Testing of Mixed Integrated Circuits', Proa IEEE Int Test Conf., pp. 13.6.1-13.6.4, 1991
  4. Giri Devarayanadurg and Mani Soma, 'Analytical Fault Modeling and Static Test Generation for Analog ICs', Proa Int. Conf. on Computer-Aided Design, pp. 44-47, 1994
  5. Michael J. Ohletz, 'Realistic Faults Mapping Scheme for the Fault Simulation of Integrated Analogue CMOS Circuits', Proc. IEEE Int. Test Conf., pp. 776-785, 1996 https://doi.org/10.1109/TEST.1996.557137
  6. Dorey, A.P., and J.B. Hibbert, 'Simplified Test Strategies for Analog ICs', Proa IEEE European Test Conf., pp. 494, 1991
  7. M Rcca and A Rubio, 'Selftesting CMOS Operational Amplifier', Electronic Letters, Vol. 28, No. 15, pp. 1452-1454, 1992 https://doi.org/10.1049/el:19920924
  8. Soma, M, 'Fault Coverage of DC Parametric Tests for Embedded Analog Amplifiers', Proa IEEE Int. Test Conf., pp. 565-573, 1993 https://doi.org/10.1109/TEST.1993.470653
  9. Chang, S. J., C. L. Lee, and J. E. Chen, 'Functional Test Pattern Generation for CMOS Operational Amplifier', Proa VLSI Test Symposium, pp. 267-272, 1997
  10. Karim Arabi, and Bozena Kaminska and Stephen Sunter, 'Design for Testability of Integrated Operational Amplifiers Using Oscillation-Test Strategy', Proa IEEE Int. Conf. on Computer Design, pp. 40-45, 1996
  11. Karim Arabi, and Bozena Kaminska, 'Oscillation-Test Strategy for Analog and Mixed-Signal Integrated Circuits', Proc. IEEE VLSI Test Symp., pp. 476-482, 1996
  12. Wilson, Q.F., and D.B. Day, 'Practical Automatic Test Program Generation Constraints', Proc, Automatic Test Conf. and Workshop, 1987
  13. Roubik Gregorian, and Gabor C. Temes, 'Analog MOS Integrated Circuits for Signal Processing', Wiley, 1986
  14. Proc. Automatic Test Conf. and Workshop Practical Automatic Test Program Generation Constraints Wilson,Q.F.;D.B.Day
  15. Analog MOS Integrated Circuits for Signal Processing Roubik Gregorian;Gabor C. Temes