• E2M - 전기 전자와 첨단 소재
• /
• 제9권1호
• /
• pp.30-37
• /
• 1996

Previously, crystallization of a-Si:H films on glass substrates were limited to anneal temperature below 600.deg. C, over 10 hours to avoid glass shrinkage. Our study indicates that the crystallization is strongly influenced by anneal temperature and weakly affected by anneal duration time. Because of the high temperature process and nonconducting substrate requirements for poly-Si TFTs, the employed substrates were limited to quartz, sapphire, and oxidized Si wafer. We report on poly-Si TFT's using high temperature anneal on a Si:H/Mo structures. The metal Mo substrate was stable enough to allow 1000.deg. C anneal. A novel TFT fabrication was achieved by using part of the Mo substrate as drain and source ohmic contact electrode. The as-grown a-Si:H TFT was compared to anneal treated poly-Si TFT'S. Defect induced trap states of TFT's were examined using the thermally stimulated current (TSC) method. In some case, the poly-Si grain boundaries were passivated by hydrogen. A-SI:H and poly-Si TFT characteristics were investigated using an inverted staggered type TFT. The poly -Si films were achieved by various anneal techniques; isothermal, RTA, and excimer laser anneal. The TFT on as grown a-Si:H exhibited a low field effect mobility, transconductance, and high gate threshold voltage. Some films were annealed at temperatures from 200 to >$1000^{\circ}C$ The TFT on poly-Si showed an improved $I_on$$I_off$ ratio of $10_6$, reduced gate threshold voltage, and increased field effect mobility by three orders. Inverter operation was examined to verify logic circuit application using the poly Si TFTs.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 C
• /
• pp.1430-1432
• /
• 1997

A solar cell conversion effiency was degraded by grain boundary effect in polycrystalline silicon. To reduce these effects of the grain boundaries, we investigated various influencing factors such as preferential chemical etching of grain boundaries, grid design, transparent conductive thin film, and top metallization along grain boundaries. Pretreatment in $N_2$ atmosphere and gettering by $POCl_3$ and Al were performed to obtain polycrystalline silicon of the reduced defect density. Structural, electrical, and optical properties of solar cells were characterized. Improved conversion efficiencies of solar cell were obtained by a combination of Al diffusion into grain boundaries on rear side, fine grid finger, top Yb metal grid on Cr thin film of $200{\AA}$ and buried contact metallization along grain boundaries.

• 한국결정성장학회지
• /
• 제24권5호
• /
• pp.190-195
• /
• 2014

방향성 응고법으로 잉곳을 성장시킬 때 발생하는 온도 구배에 의해 잉곳 내에 결함이 생성되고 잔류 응력이 남게 된다. 이 결함과 잔류 응력은 잉곳의 성장 조건에 따라 달라지며, 웨이퍼의 특성에 큰 영향을 미칠 수 있다. 성장 속도의 변화에 상관 없이 대부분의 잉곳에서는 하부 영역에 비해 상부 영역에서 결정립과 쌍정경계의 크기가 작았으며, 결정립계뿐만 아니라 결정립 내에도 전위 밀도가 높았다. 이것은 상부 영역에서 성장 중에 받는 열 응력이 하부 영역보다 크다는 것을 암시한다. 두 잉곳 간의 차이를 보았을 때에는 성장 속도가 느린 잉곳에서 전위 밀도가 감소하였으며, 웨이퍼의 평탄도, 뒤틀림, 휨, 절단자국이 낮게 측정되었다. 따라서 다결정 성장 공정에서는 냉각 속도가 결함이나 잔류 응력의 발생에 미치는 영향이 크며, 그로 인하여 웨이퍼의 특성이 달라지는 것을 알 수 있었다.

• 한국결정학회지
• /
• 제3권1호
• /
• pp.23-30
• /
• 1992

단결정 a-SiC성장시 결정성장로의 감압속도가 결정 성장 속도, 결정성, 성장방향에 미치는 영향 을 고찰해 보기 위해서 승화법으로 (001)면 a-SiC 단결정 종자정위에 단결정 a-SiC를 성장시켰다. 결정성장 초기에는 성장로의 빠른 감압 속도에 따라 결정성장속도가 빨라지고 3C-SiC 다결정이 종자정위에 성장하였고, 감압속도를 느리게 한 경우에는 결정성장 속도가 느려지고 6H-SiC 단결정이 성장하였다. 초기에 단결정층이 성장하는 조건 하에서 2시간 성장후의 단면 성장 양상을 보면, 종자정 하단에서 발생하는 낙은 종자정의 연속적 인 승화 때문에 종자정과 초기의 단결정층이 소멸 되고, 종자정이 놓여있던 혹연 도가니의 바닥으로부터 연속적으로 다결정 층이 성장된 것이 관찰되었다. 그러나, 이러한 종자정의 승화 소멸은 초기 성장 후 냉각과정을 거치고 다시 승온시키는 두 단계 공정을 사용함으로써 효과적으로 억제시킬 수 있었다. 이와같은 방법으로 장시간 성장시킨 결정은 6H-HiC 단결정이었으며, (001) 방향으로 성장하였다.

• 한국결정성장학회지
• /
• 제18권5호
• /
• pp.195-199
• /
• 2008

반도체용 규소 원료는 11 N급의 고순도이나 가격이 고가이고 또한 생산이 제한되어서 폭발적인 태양전지의 수요를 따르지 못하고 있어 저급(5$\sim$6 N)의 UMG(Upgraded Metallurgical Grade)를 사용하자 하는 노력이 진행 중이다. 이 5$\sim$6 N급에서는 dopant 원소인 붕소(B)외 인(P)의 농도가 1 ppm 이상 존재한다. 이들 원료를 사용하여서 결정 성장을 하였을 경우에 존재하는 여러 불순물들의 편석계수(segregation coefficient)를 활용하여 화학적, 전기적 성질을 예상 하여본 결과 결정성장 초기에는 붕소(B)의 농도가 인(P) 보다 높아 p영역이 발생하고 후반부에는 인의 농도가 붕소 보다 높아 n 형 기판이 생성됨을 보았다. 또한 응고속도를 조절하여 여러 불순물을 제거하고자 히는 노력은 편식계수가 적은 금속 일소들의 제거에는 효과적이나 편석계수가 큰 붕소와 인의 제거에는 효과가 크지 않음을 예상 할 수 있다.

• 한국정밀공학회지
• /
• 제14권12호
• /
• pp.153-159
• /
• 1997

A thermally-driven polysilicon microactuator has been fabricated using surface micromachining techniques. It consists of P-doped polysilicon as a structural layer and TEOS(tetraethylorthosilicate) oxide as a sacrificial layer. The polysilicon was annealed for the relaxation of residual stress which is the main cause to its deformation such as bending and buckling. And newly developed HF GPE(gas-phase etching) process was also employed to eliminate the troublesome stiction problem using anhydrous HF gas and CH$_{3}$OH vapor, and successfully fabricated the microactuators. The actuation is incurred by the thermal expansion due to the current flow in the active polysilicon cantilever, which motion is amplified by lever mechanism. The moving distance of polysilicon microactuator was experimentally conformed as large as 21 .mu. m at the input voltage level of 10V and 50Hz square wave. The actuating characteris- tics are also compared with the simulalted results considering heat transfer and thermal expansion in the polysilicon layer. This microactuator technology can be utilized for the fabrication of MEMS (microelectromechanical system) such as microrelay, which requires large displacement or contact force but relatively slow response.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권1호
• /
• pp.71-76
• /
• 1995

The thermal oxidation of Ge$_{0.2}$Si$_{0.8}$ in wet ambient has been investigated by Rutherford Backscattering Spectrometry(RBS). A uniform Ge$_{0.2}$Si$_{0.8}$O$_{2}$ oxide is formed at temperatures below 650.deg. C for polycrystalline and below 700.deg. C for single crystalline substrates. At higher temperatures Ge becomes depleted from the oxide and finally SiO$_{2}$ oxide is formed with Ge piled-ub behind it. The transition between the different oxide types depends also on the crystallinity of Ge$_{0.2}$Si$_{0.8}$. When a uniform Ge$_{0.2}$Si$_{0}$8/O$_{2}$ oxide grows, its thickness is proportional to the square root of the oxidation time, which suggests that the rate noting process is the diffusive transport of oxidant across the oxide. It is believed the oxidation is controlled by the competition between the diffusion of Ge or Si in Ge$_{0.2}$Si$_{0.8}$ and the movement of oxidation front.t.oxidation front.t.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.603-605
• /
• 1995

We present a novel method. to fabricate surface micromachined structures without their sticking on the substrate. An anhydrous HF/$CH_3OH$ vapor-phase etching (VPE) of sacrificial $SiO_2$ layers was employed to release 0.5-2 {\mu}m$ thick polysilicon cantilevers. The fabricated structures were observed using scanning electron microscope and 3-dimensional optical microscope. The results show that we can successfully make cantilever beams up to 1200{\mu}m$ long without sticking. Annealing effects on residual stress of polysilicon microstructures were also investigated. Anneal ins at 1100$^{\circ}C$ for 1 hour was found to be effective to release the residual stress of the polysilicon microstructures. These VPE and anneal ins techniques will be useful in surface micromachining technologies.

• 한국재료학회지
• /
• 제6권4호
• /
• pp.436-445
• /
• 1996

비정질 실리콘박막의 고상결정화 특성에 대한 비정질 박막의 증착방법, 수소화 정도, 표면결정 활성화 에너지 변화 및 열처리 환경 영향을 X선 회절, EDAX, Raman 분광 분석으로 조사하였다. 저온(58$0^{\circ}C$)열처리 corning 시료에서 기판 barium(Ba), aluminum(AI) 성분의 막내 확산 임계열처리시간 및 확산에 기인 한 불안정 결정화 특성을 관찰하였다. 화학기상증착 석영 수소화 시료에서 hard damage 기계적 활성화 효과로 얻어진 조대결정립 결정화 특성을 X선 회절의 (111) 배향 상대강도 변화로 관찰 할 수 있었으며, 이는 활성화 효과에 의한 고상 결정화 시 핵생성과 성장속도변화로 다결정 실리콘의 전기적물성 향상 가능성을 보여주었다. Soft damage, bare 활성화 처리 수소화막의 결정화는 비정질 상의 혼재, 박막 응력등의 저품위 입계특성 및 미세결정립 성장 특성으로 관찰되었으나, 활성화 전처리에 의한 저온 및 고온(875$^{\circ}C$)단시간(30분) 결정화는 확인 되었다. 스퍼터링 비수소화 막의 결정화는 상변태 상태의 Raman 결정피크로 분석 되었으며, 결정화 거동에 선행막의 스퍼터링 및 비수소화 영향은 활성화효과에 관계없이 불완전 저품위 결정특성으로 확인되었다. AFM 표면형상은 3차원 island 성막특성을 보여주었고 표면거칠기정도는 높은 것으로 관찰되었다.

• 한국결정성장학회지
• /
• 제29권2호
• /
• pp.50-53
• /
• 2019

박막 태양전지에 주로 적용되는 다결정 규소층을 AIC(Aluminum Induced Crystallization) 공정을 이용하여 제조하였다. 결정립의 확대를 위하여 selective diffusion barrier 사용하였다. 이 diffusion barrier는 $Al_2O_3$ 막을 사용하였다. 공정시간의 단축을 위하여 열처리는 RTA(Rapid Thermal Annealing) 공정으로 진행하였다. 비정질 실리콘의 결정화는 XRD 측정을 통해 분석했다. 그 결과 $500^{\circ}C$에서 결정화되었으며, 결정 크기는 $15.9{\mu}m$로 계산되었다.