• 전자공학회논문지
• /
• 제52권11호
• /
• pp.29-35
• /
• 2015

다결정 실리콘으로 구성된 금속-반도체-금속(MSM) 구조의 광검출기의 광 응답 특성을 개선시키기 위해 중수소를 사용한 후속 공정을 행하였다. 다결정 실리콘 내 중수소 결합 형성 방법에 따른 광검출기의 특성 변화를 전기적 측정을 통해 비교하였다. 광검출기는 Schottky 접합 특성을 갖기 위해 Al/Ti 전극 금속이 사용되었다. 본 연구에서는 광 흡수 영역인 다결정 실리콘 내에 중수소 결합을 형성시켜 다결정 실리콘 내에 존재하는 결함을 효과적으로 passivation하여 결함밀도를 감소시키고자 한다. 후속 중수소 공정으로는 열처리 확산 방법과 이온 주입 방법을 각각 사용하였다. 중수소 열처리 확산 방법을 통해서 중수소는 다결정 실리콘의 표면 근처에 대부분 존재하였다. 다결정 실리콘의 표면은 광 흡수가 일어나는 부분이므로 중수소의 결합을 통해 광 응답 특성이 개선됨을 확인하였다. 중수소 이온 주입 방법을 통해서는 중수소를 다결정 실리콘 내부로 쉽게 분포시킬 수 있지만 다결정 실리콘 표면 근처에 결함을 만들 수 있어 광 응답 특성을 저하시키는 원인이 되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1448-1450
• /
• 2001

본 연구에서는 알루미늄 마스크를 이용하여 다결정 실리콘 결정립의 수평성장을 유도하는 새로운 엑시머 레이저 어닐링 방법을 제안한다. 제안된 방법은 비정질 실리콘 박막 위에 알루미늄 패턴을 형성하여 선택적으로 레이저 빔을 차단시키고, 액상 실리콘의 열을 금속박막을 통해 방출시킴으로써 다결정 실리콘 결정립의 수평성장을 유도할 수 있다. 제안된 레이저 결정화 방법을 이용하여 최대 1.6${\mu}m$의 수평성장 결정립을 형성하였고, 알루미늄 패턴의 경계로부터 결정립을 성장시킴으로써 결정립 경계의 위치를 제어하였다. 제안된 방법을 이용하여 제작한 다결정 실리콘 박막 트랜지스터는 기존의 다결정 실리콘 박막 트랜지스터에 비해 전계효과 이동도 및 온/오프 전류비 등의 전기적 특성이 우수하였다.

• 전자진흥
• /
• 제3권9호
• /
• pp.84-90
• /
• 1983

• 전자통신동향분석
• /
• 제10권1호통권35호
• /
• pp.1-17
• /
• 1995

본 연구에서는 아날로그 CMOS IC 제조를 위한 CMOS 소자기술 및 수동소자 기술인, 다결정실리콘 저항과 다결정실리콘(I)/산화막/다결정실리콘(II) 구조를 가진 커패시터의 공정기술을 개발하였다. 아날로그 CMOS 공정기술은 디지털 CMOS 공정에서 다결정실리콘 저항과 커패시터 공정이 추가됨으로씨 발생할 수 있는 CMOS 소자특성의 변화를 최소화하는 데 중점을 두어 개발하였다. 최종적으로 개발된 $1.2\mum$ 아날로그 CMOS 공정을 이용하여 10 비트 ADC 및 DACIC를 제작한 후 정상적인 동작을 확인함으로써, $1.2\mum$ 아날로그 CMOS 공정에 의한 아날로그 IC 제작의 응용 가능성을 검증하였다. 개발된 $1.2\mum$ 아날로그 CMOS 공정은 향후 $0.8\mum$ 아날로그 CMOS IC 개발에 크게 기여할 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1615-1622
• /
• 2008

경사형 스페이서와 LDD 영역을 갖는 다결정 실리콘 TFT를 제작하였다. 소자 특성의 신뢰성을 위해 수소($H_2$)와 수소/플라즈마 처리 공정으로 수소 처리된 n-채널 다결정실리콘 TFT 소자를 제작하였다. 소자에 최대 누설전류의 게이트 전압 조건에서 소자에 스트레스를 인가시켰다. 게이트 전압 스트레스 조건에 의해 야기되는 열화 특성인자들인 드레인 전류, 문턱전압($V_{th}$), 부-문턱전압 기울기(S), 최대 전달 컨덕턴스($g_m$), 그리고 파워인자 값을 측정/추출하였으며, 수소처리 공정이 소자 특성의 열화 결과에 미치는 관계를 분석하였다. 특성 파라미터의 분석 결과, 수소화 처리시킨 n-채널 다결정 실리콘 박막 트랜지스터에서 열화특성의 원인들은 다결정실리콘/산화막의 계면과 다결정 실리콘의 그레인 경계에서 실리콘-수소 본드의 해리에 의한 현수 본드의 증가이었다. 따라서 새로 제안한 다결정 TFT의 구조는 제작 공정 단계가 간단하며, 소자 특성에서 누설전류가 드레인 영역 근처 감소된 수평 전계에 의해 감소되었다.

• 광학세계
• /
• 통권118호
• /
• pp.60-63
• /
• 2008

7월호와 9월호에 이어 최근 관심이 고조되고 있는 태양전지에 대해 다루고 있다. 이번호는 마지막 시간으로 주택용 태양전지인 다결정 실리콘 태양전지의 전망에 대해 알아본다. 본 원고에서는 다결정 실리콘 태양전지의 변환효율향상 시도에 대해서 개괄한 후, 최근의 연구개발에서 달성된 고효율화 기술에 관한 성과를 소개한다. 각각의 특징을 비교하고 다결정 실리콘 태양전지의 고효율화 기술을 실용화할 때의 지침에 대해서 언급하겠다. 그리고 기판의 저 코스트화와 원료이용효율의 향상책으로서 이미 실용화레벨이 달하고 있는 슬라이스레스 실리콘기판기술에 대해서 비교검토하고, 이후의 지침에 대해서 언급하겠다. 마지막으로 이후의 초박형 Cast기판 태양전지를 전망하겠다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.222-222
• /
• 2010

수평성장 방식을 이용하여 다결정 실리콘 리본을 제조하였으며, 제조된 리본의 미세구조 및 결함을 분석하였다. 기존 잉곳 성장 및 절단 공정을 통해 제조된 실리콘 웨이퍼는 절단 중 실리콘의 손살 때문에 단가를 상승 시킨다. 따라서 실리콘 용탕으로부터 직접 웨이퍼를 제조하는 리본 기술이 활발히 연구되고 있다. 본 연구에서는 수명 성장 법을 이용하여 용융 실리콘으로부터 다결정 실리콘 리본을 제조 하였다. 제조 된 리본의 크기$50{\times}50$ mm였으며 두께는 $375{\pm}50{\mu}m$ 이었다. 또한, 미세구조 분석 결과 결정들의 형상이 불규칙적 이었으며, 바닥에서부터 윗부분까지 한 방향으로 성장되었다. 수직성장된 결정들의 평균 입경은 $50.2{\mu}m$ 이었다. 전위 (dislocations ), 이중(twins), 그리고 기공 (pores) 같은 구조적 결점들과 SiC, 탄소, 그러고 산소와 같은 불순물 결함 등이 관찰 되었다. 본 연구를 통해 제조된 다결정 실리콘 리본은 태양전지용 웨이퍼로 응용 가능 할 것으로 판단된다.

• 한국산학기술학회논문지
• /
• 제9권1호
• /
• pp.16-22
• /
• 2008

10nm Ni/30 nm와 70nm poly Si/200nm $SiO_2/Si(100)$ 구조로부터 니켈실리사이드의 열적안정성을 연구하기 위해서 쾌속열처리기를 이용하여 실리사이드화 온도 $300{\sim}1100^{\circ}C$에서 40초간 열처리하여 실리사이드를 제조하였다. 준비된 실리사이드의 면저항값 변화, 미세구조, 상 분석, 표면조도 변화를 각각 사점면저항측정기, FE-SEM, TEM, HRXRD, SPM을 활용하여 확인하였다. 30 nm 다결정실리콘 기판 위에 형성된 실리사이드는 $900^{\circ}C$까지 열적안정성이 있었다. 반면에 70 nm 다결정실리콘 기판 위에 형성된 실리사이드는 기존연구결과와 동일한 $700^{\circ}C$ 이상에서 고저항상인 $NiSi_2$로 상변화 하였다. HRXRD로 확인한 결과, 30 nm 두께의 기판 위에 니켈실리사이드는 $900^{\circ}C$ 고온에서도 NiSi상이 유지되다가 $1000^{\circ}C$에서 $NiSi_2$로 상변화 하였다. FE-SEM 과 TEM 관찰결과, 30 nm 두께의 다결정실리콘 기판에서는 $700^{\circ}C$의 저온처리에는 잔류 다결정실리콘 없이 매우 균일하고 평탄한 40 nm의 NiSi가 형성되었고, $1000^{\circ}C$에는 선폭 $1.0{\mu}m$급의 미로형 응집상이 생성됨을 확인하였다. 70 nm 두께의 다결정실리콘 기판에서는 불균일한 실리 사이드 형성과 잔류 다결정실리콘이 존재하였다. SPM결과에서 전체 실험구간에서의 RMS 표면조도 값도 17nm 이하로 CMOS공정의 FUSI게이트 적용의 가능성을 보여주었다. 다결정실리콘 게이트의 높이를 감소시키면 니켈실리사이드는 상안정화가 용이하며 저저항구간을 넓힐 수 있는 장점이 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.109-109
• /
• 2011

1T-1C로 구성되는 기존의 DRAM(Dynamic Random Access Memory)은 데이터를 저장하기 위한 적절한 capacitance를 확보해야 한다. 따라서 캐패시터 면적으로 인한 집적도에 한계에 직면해있다. 따라서 이를 대체하기 위한 새로운 DRAM인 1T (Transistor) DRAM이 각광받고 있다. 기존의 DRAM과 달리 SOI (Silicon On Insulator)기술을 이용한 1T-DRAM은 데이터 저장을 위한 캐패시터가 필요없다. Impact Ionization 또는 GIDL을 이용해 발생한 정공을 채널영역에 가둠으로 서 발생하는 포텐셜 변화를 이용한다. 이로서 드레인 전류가 변화하며, 이를 이용해 '0'과 '1'을 구분한다. 기존의 1T-DRAM은 단결정 실리콘을 이용하여 개발되었으나 좀더 광범위한 디바이스로의 적용을 위해서는 다결정 실리콘 박막의 형태로 제작이 필수적이다. 단결정 실리콘을 이용할 경우 3차원 집적이나 기판재료선택에 제한적이지만 다결정 실리콘을 이용할 경우, 기판결정이 자유로우며 실리콘 박막이나 매몰 산화층의 형성 및 두께 조절이 용이하다. 때문에 3차원 적층에 유리하여 다결정 실리콘 박막 형태의 1T-DRAM 제작이 요구되고 있다. 따라서 이번연구에서는 엑시머 레이저 어닐링 및 고상결정화 방법을 이용하여 결정화 시킨 다결정 실리콘을 이용하여 1T-DRAM을 제작하였으며 메모리 특성을 확인하였다. 기판은 상부실리콘 100 nm, buried oxide 200 nm로 구성된 SOI구조의 기판을 사용하였다. 엑시머 레이저 어닐링의 경우 400 mJ/cm2의 에너지를 가지는 KrF 248 nm 엑시머 레이저 이용하여 결정화시켰으며, 고상결정화 방법은 $400^{\circ}C$ 질소 분위기에서 24시간 열처리하여 결정화 시켰다. 두가지 결정화 방법을 사용하여 제작되어진 박막트랜지스터 1T-DRAM 모두 kink 현상을 확인할 수 있었으며 메모리 특성 역시 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.134-136
• /
• 2002

유리기판 위에서 제작된 다결정 실리콘 TFT(Thin Film Transistor) 에서는 열전도율이 낮은 실리콘 산화막 같은 물질이 사용되기 때문에 열에 대해서 낮은 임계점을 갖는다. 이로 인하여. 게이트와 드레인에 높은 전압이 걸리는 조건에서 동작시킬 경우에는 다결정 실리콘 TFT에서의 열화 현상이 두드러지게 나타나게 된다. 그러나, 열전도율이 실리콘 산화막(SiO2) 보다 열배 이상 높은 실리콘 질화막(SiNx)을 ILD(inter-layer dielectric) 재료로 사용했을 때 같은 스트레스 조건에서 다결정 실리콘의 신뢰성이 개선되는 것을 확인할 수 있었다.