• 한국광학회지
• /
• 제8권6호
• /
• pp.500-505
• /
• 1997

광 수신기를 전자 논리 소자에 집적하기 위하여 발생되는 여러 문제점들을 개선하기 위하여 a-Si:H p-i-n 구조를 사용하여 CMOS IC위에 비정질 광 수신기를 제작하였다. 비정질 물질인 a-Si:H을 도입함으로써 PECVD와 같이 저온 공정을 진행하는 장비를 사용할 수 있도록 하여 이미 제작된 IC의 특성이나 구조 특히 금속 배선을 파괴하지 않으면서 집적할 수 있게 하였다. CMOS IC 위에 제작된 비정질 p-i-n 광 수신기는 양호한 순방향 전압 특성을 가지고 있었으며 누설 전류는 약 0.1$\mu\textrm{A}$ 정도, 항복 전압 -20V 이하의 특성을 보였다. 또한 레이저 다이오드 광 신호에 대한 광 수신기의 광 반응 특성을 실험하여 광 신호 검출을 조사함으로써 1V 이하의 작은 전압 스위칭을 통하여 광 검출의 On/Off를 제어할 수 있음을 관찰하였다. 이러한 특성을 이용하면 현재 광 도파로에서 빛 신호를 스위칭 하거나 modulation 할 때 발생하는 고전압 관련 문제점들을 해결할 수 있기 때문에 광 스위치로도 유용하게 이용될 수 있을 것으로 생각되며 나아가서는 광 interconnection에 매우 유용할 것으로 사료된다.

• 융합신호처리학회논문지
• /
• 제9권1호
• /
• pp.54-61
• /
• 2008

본 논문에서는 디지털 신호를 실시간으로 처리하기 인한 TIQ 방식의 Flash 6-bit ADC 회로를 설계하였다. 새로운 논리회로 설계나 소자들의 근접 배치로 ADC의 속도를 향상시키는 대신에 새로운 코드를 이용하여 DSP의 처리능력을 높이도록 하였다. 제안한 코드는 ADC의 출력으로 이진수를 세공하지 않고 2와 3진법을 동시에 사용하는 Double Base Number System(DBNS)방법이다. 전압은 기존의 이진수를 표시하는 방법과 동일하지만, 밑수로 2와 3의 두개를 동시에 사용하여 합의 형태로 표현하는 방법이다. DBNS 표현법은 곱셈기와 가산기를 이용하지 않고 연산을 좌우로 이동하여 연산을 신속히 처리할 수 있다. 디지털 신호처리에서 사용하는 DBNS는 합의 수가 적도록 Canonical 표현을 구하는 알고리즘을 사용하지만, A/D 변환기에서는 Fan-In 문제가 발생하여 균일한 분포를 이루도록 하는 새로운 알고리즘을 개발하였다. HSPICE를 이용한 ADC의 시뮬레이션 결과 0.18um 공정에서 최고 동작속도는 1.6 GSPS이며 최대 소비전력은 38.71mW이였다.

• 전자공학회논문지CI
• /
• 제44권4호통권316호
• /
• pp.1-9
• /
• 2007

본 논문에서는 PCMCIA 접속을 위한 전용 제어 칩을 사용하지 않고, Ad hoc 기법을 활용한 ARM 프로세서 기반의 리눅스 시스템 구현방안을 제안한다. 먼저 PCMCIA접속 신호를 생성하기 위한 조합논리 소자의 구성 및 프로세서와의 접속을 위한 타이밍에 대해 기술하고, 구현된 하드웨어를 제어하기 위한 임베디드 리눅스 디바이스 드라이버에 대한 설계방안을 기술한다. 실질적인 시스템의 구현을 위해 S3C2410A(ARM9)프로세서 기반의 임베디드 리눅스 시스템을 구현하여 PCMCIA접속을 통한 무선네트워크를 구성하였다. 성능평가의 결과로 기존의 전용 제어 칩 내장 시스템의 $97.9%{\sim}102.49%$의 수행능력을 가지고 있음을 확인할 수 있었으며, 제안된 방안으로 시스템의 성능 저하 없이 프로세서 기반 PCMCIA 접속 시스템이 간소화된다.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.1-6
• /
• 2021

본 논문은 하드웨어 자원이 제한되는 사물인터넷 시스템의 보안을 위하여 AES 기반의 효율적인 암호화칩 설계를 제안한다. ROM 기반의 S-Box는 메모리를 액세스하는데 많은 메모리 공간이 필요함과 동시에 지연문제가 발생하게 된다. 제안한 방법에서는 저면적/고성능의 암호화 칩 설계를 위해 합성체 기반의 고속 S-Box를 설계하여 보다 빠른 연산결과를 얻도록 한다. 또한, 각 라운드 변환과정 및 키 스케쥴링 과정에서 사용되는 S-Box를 공유하도록 설계하여 보다 높은 처리율 및 적은 지연을 갖도록 한다. 설계된 AES 암호프로세서는 Verilog-HDL를 사용하여 회로동작을 기술하였으며, Xilinx ISE 14.7 툴을 이용하여 논리 합성을 수행하였다. 또한, 설계 검증은 Modelsim 10.3 툴을 이용하였으며, Xilinx XC6VLX75T FPGA 소자를 사용하여 하드웨어 동작을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.62-71
• /
• 2001

본 논문은 CMOS 이미지 센서에서 획득한 영상의 품질을 개선하기 위한 실시간 전처리 프로세서의 설계를 제시한다. CMOS 이미지 센서는 기존 IC와의 통합, 저전력소모, 저가격화등의 다양한 이점을 갖지만, 기존의 CCD 소자로부터 획득한 영상에 비해 열등한 품질의 영상을 제공하는 단점이 있다. CMOS 이미지 센서의 이러한 물리적 한계를 극복하기 위해 본 논문에서 제안하는 전처리 프로세서에는 색상 보간, 색상 보정, 감마 보정, 자동 노출 조정 등의 기본적인 전처리 알고리즘 외에 공간 가변적 대비 향상 알고리즘이 포함되었다. 여기에서 제안하는 전처리 프로세서는 이러한 알고리즘을 효율적으로 구현하기 위한 하드웨어 구조를 가지며, VHDL 언어를 이용하여 설계 및 검증되었다. 설계된 전처리 프로세서는 합성 결과 약 19K의 논리 게이트를 포함하였으며, 이는 저가격의 PC 카메라 구현에 적합하다. 제안된 전처리 프로세서의 실시간 동작 여부를 검증하기 위해 설계된 전처리 프로세서는 Altera사의 Flex EPF10KGC503-3 FPGA 칩으로 구현되었으며, 성공적으로 동작함을 확인하였다.

• 한국정보처리학회논문지
• /
• 제3권4호
• /
• pp.947-960
• /
• 1996

우수한 성능의 ATM 스위칭 시스템 개발을 위한 주요 목표가 셀 손실, 셀지연 및 처리율의 저하를 최소화하는데 있으며, 이러한 목적에 가장 적합한 ATM스위치 소자가 램덤 액세스 메모리 및 제어 논리에 의해 수행되는 공유 버퍼 메모리 스위치(shared buffer memory switch)이다. 이 스위치는 입력 포트의 수가 증가할 수록 VLSI의 제조가 어렵기 때문에 최근의 소용량 및 대용량의 ATM 스위치는 8$\times$8,600 b/s 또는 16$\times$16,150 Mb/s의 단위 스위치를 사용하여 32$\times$32(4.9 Gb/s), 150Mb/s의 스위치를 구현하는 스위치 모듈 방법을 사용하고 있다. 본 논문에서는 단위 공유 버퍼 메모리 스위치의 버퍼 공유에가 위한 전체 메모리 감소 효과를 만족하는 버퍼 용량을 해석적 으로 평가하고, 트래픽 조건에 따른 셀 손실율을 컴퓨터 시뮬레이션한 결과를 제시 하며 또한, 스위치 모듈 방법을 이용하는 소용량 및 대용량 ATM 스위치 마의 특징을 분석,이 결과를 바탕으로 현재 각국에서 연구중인 32$\times$32, 150Mb/s의 스위치 구조를 제시하며, 궁극적으로 위 주요 목표들을 만족하는 소용량 및 대용량의 ATM 스위칭 시 스템을 위한 고속 스위칭 망 구조를 제시한다.

• 한국산학기술학회논문지
• /
• 제18권11호
• /
• pp.711-717
• /
• 2017

철도는 대규모 승객 수송과 운행서비스를 제공하는 공공교통수단으로 시스템의 신뢰성과 안전성의 확보가 최우선적으로 요구된다. 철도차량의 배선은 제어신호선과 통신선으로 분류되며, 제어신호선은 차량주행 및 안전기능과 관련된 입출력 신호를, 통신은 방송 등 승객서비스에 대한 입출력신호에 사용되고 있다. 철도차량 신뢰성확보 방안 중 한 가지 방법으로 차량내 전장장치간 제어신호의 입출력 인터페이스로 train line을 적용됨에 따라, 제어회로 구성을 위하여 릴레이, 컨택터 등의 전기기계식 소자가 다수 적용되어 있다. 실제로 편성 내 차량제어논리가 수 천 접점으로 구성됨에 따라 접점 불량 등 고장시 오류확인이 어렵고, 실시간 상태확인이 불가능함에 따라 정기적인 유지보수에 많은 인력과 시간이 투입되어야만 한다. 본 논문에서는 국내 철도차량내 주행 및 안전기능과 관련된 전장품의 제어기간 제어신호선 설계현황(종류, 복잡도)을 분석하고, 설계를 단순화하여 제작양산성과 유지보수 효율성을 향상시키기 위한 3가지 제어배선절감 방안을 제안하였다. 적용결과 국내 4량 1편성의 전동차에 적용시, 약 35% 이상의 배선절감 효과를 확인하였다.